如果要通过JTAG烧写口下载的话,需要先将配置文件转换成后缀为jic的文件,然后就可以通过JTAG烧写口下载配置文件了。
具体步骤参见《VHDL数字系统设计》(科学出版社2009年出版)p.146~p.151。篇幅较大,无法在此一一键入。
1、首先,打开Quartus II 应用程序,并选择创建新工程按钮。
2、这一步骤不需要修改任何参数,直接下一步即可。
3、修改保存路径以及工程名称。工程名称不能任意的命名,要和程序当中的实体名保持一致。
4、然后选中加进去的文件名,点击下一步即可。
5、这一步需要我们选择器件,在Family框中选择系列,或者具体选择一个器件。
6、到了这工程就建好了,直接点击完成按钮就是了。
要在硬件上验证的话,必须的写一个可以综合的激励文件给待测模块的输入端口,编译的时候带了stp的工程产生的sof,不管通过什么下载都可以用signaltap去监视信号。signaltap只是一种比较简单的方法,还可以通过串口把数据都写到上位机,直接在pc上看数据,不过这些都需要写程序去实现,相对比较复杂欢迎分享,转载请注明来源:内存溢出
评论列表(0条)