先说一下硬件造成的可能原因,遇到过的就一下4类,
1、复位电路不稳定;2.电源不稳定;3、时钟不稳;4、总线不稳定。下面分别讲解一下。
1、复位电路不稳定
很好理解,就是运行中突然有复位信号过来,这时DSP复位自然就DSP程序跑飞了或者程序重新跑一遍的情况。如果是在线硬件仿真基本就是跑飞或死机(程序不跑了)。
出现复位不稳定的情况我遇到了两种情况:
第一种情况是复位电路设计时,复位的时间不够,即低电平保持的时间不够,这样上电加载时,有时能够正常加载,有时不行,有时加载运行一段时间就死机了。
第二种情况是复位电路加有watchdog电路,watchdog不光监测喂狗(WDI)信号,而且还监测DSP工作电压值,如果小于某个电压范围就产生复位信号。一般在常温的时候,不会出现工作电压值的变化,而当DSP工作环境的温度发生变化时,就可能出现频繁复位的情况。
2、电源不稳定
电源不稳定主要是内核电源不稳定的情况,在一块电路板上可能同时有DSP、FPGA等芯片,可能内核电压相同,而采用同一路电源供电,而在DSP芯片有大负荷工作量时,造成工作电路继续增大, 从而拉低内核电压,造成瞬时电压不足,从而可能造成DSP程序跑飞,而这种情况对于FPGA基本没有影响。
复位电路不正常的第二种情况也可以认为是电源不稳定的情况。
3、时钟不稳
时钟不稳造成DSP、ARM死机的情况遇到比较多,下面举几个例子。
时钟信号幅度较小能量较弱,在常温工作时正常,长时间工作也没有问题,而在低温时(-40度),这时时钟信号可能会已经弱到不能持续的给DSP工作,从而DSP死机,被watchdog复位的情况。但是FPGA对于时钟基本不受影响,时钟有了继续工作。这种情况的解决办法是增加时钟的幅度,增加比较器将时钟幅度变大等办法解决。
DSP通过FPGA的锁相环(PLL)生成时钟(这样频率比较灵活)工作,但FPGA输出时钟的引脚不是专用时钟引脚时,可能在某些情况下会造成时钟不稳,从而造成DSP死机或跑飞。解决办法:更换FPGA上的其他时钟管脚输出时钟。
bootloader是dsp芯片上固化的一段引导程序,dsp程序在ram上掉电易丢,所以启动时运行bootloader将辅存中的程序调入ram中至于dsp的框架结构在ti公司有(有点复杂),开发时通常是先在开发板上仿真然后实践,由于dsp一般用于数字信号处理,离不开matlab软件连调。说起来有点复杂,要熟悉dsp开发流程序最简单的方法就是自己动手实践一下,如做个滤波器,频谱分析器等就可以深刻了解了。
ps有点繁琐,自己慢慢体会!
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)