verilog怎么看原理图13.1版本

verilog怎么看原理图13.1版本,第1张

使用vivado对verilog代码查看。

使用vivado对verilog代码综合后,左边的“FlowNavigator”一列的“OpenSynthesizedDesign”点开后可以看到原理图。

你应该先把原理看明白,一般的说原理明白了之后就没什么大问题了。

然后再去看要实现这一原理,各个模块怎么协调工作,数据在里面怎么流的。

最后用QuartusII或者Debussy看代码,我觉得Debussy特别好使,因为可以看RTL,还可以看变量的load和driver,特别方便。看代码的时候只要把模块里面的各个变量对应好了,就好弄

(1)把程序输到quatus当中,

(2)先进行编译(compile),看有没有语法错误;

(3)然后进行仿真,看有没有逻辑错误;

(3)下载到fpga当中,最后看硬件能不能实现;

给你推荐两本好书:

一是夏宇闻那本书,理论讲的很好;

二是周润景那本书,比较侧重于quartus2软件的使用;


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/yw/12015366.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-05-20
下一篇 2023-05-20

发表评论

登录后才能评论

评论列表(0条)

保存