FPGA软核程序概率性跑飞

FPGA软核程序概率性跑飞,第1张

NIOS2是有一块CPU的。如果驱动USB,两者都可以,但是NIOS2下驱动要快很多,再者你如果开发一个比较大的产品比喻变频器控制部分那么VERILOG有无能为力了。如果只作数据传输或是流水线就不适合用NIOS2

其实很简单,步骤如下:1,首先,你也需要对dsp有一定的了解,编写dsp接受数据小程序,实现的功能:当dsp接收到fpga的数据后,如果正确,可以让dsp控制对应的指示灯管脚为“1”或“0”,这样就可以控制灯的亮与灭来判断dsp接受的数据是否正确。2,如果你没有指示灯,那么可以通过示波器或者万用表测量dsp控制的管脚电平的高低。3,如果你的dsp和fpga不在一个pcb上面,你不懂dsp的程序设计,这时,你需要联系dsp设计人员,让dsp接受到数据后,给你fpga反馈一个数据,然后你检测反馈回来的数据是否正确(这样就比较麻烦了,最好1或者2方法步骤)!祝你成功,加油!

应该是en &re &!empty 时状态到ACCE吧?(我理解是高电平有效)

你写的嵌套的if语句本身就有问题,写出来应该是

if(en &re &!empty )

nstate = ACCE

else

nstate = IDLE


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/yw/12051395.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-05-20
下一篇 2023-05-20

发表评论

登录后才能评论

评论列表(0条)

保存