port(
A:in std_logic
B:in std_logic
Y:out std_logic)
end component然后再例化这个元件u1:MUX port map(A1,B1,Y1)--.这里就相当于调用模块MUXu2:MUX port map(A2,B2,Y2).--再次调用MUX
有什么不明白,一个Uint16位的整数变量all和一个分别命名16位中每一位的结构体组成的联合体。这样定义union GPADIR_REG的对象后,比如m_GPADir;
m_GPADir.all=0x12可以实现对整体寄存器内容的赋值;
也可以用
m_GPADir.bit.GPIOA15=0对单个某一位赋值。
同一个寄存器有两种访问方式既方便又灵活。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)