一个关于fpga输出pwm的问题

用pwm_count 和count[13:4]进行比较；就是要count变呀，不然你的PWM怎么输出呢；因为count在变所以才会出现周期脊缺性的大于pwm_count然后小于pwm_count，这样PWM不就出来了了么，PWM的周期就是count[13:0]和count[13:4]比较，省去了低第四位，是怕脉冲为零或者是脉冲过窄，这样IO根本输不出来信号；没有赋初值的很有可能出问题，但基本上都是0；你要加入一个复位信号来初始化那些寄存器，这样做更规范些；以后写程序必须加复位信号；现在你就知道为什么单片机要复位了吧，就是怕里面的寄存器和变量不听话，复位的时候全部从新赋值；单片机说白了就是一个专用IC，FPGA它也可以变成专耐蠢用IC，所以在FPGA的场合升级很方便，不用把芯片樱亩辩换了，直接升级固件，它就有了新的功能，这一点比专用IC灵活。希望能帮到你。

好像已经回答过这个问题。设计思路：

分别描述占空比为40%、50%、60%、茄森嫌70%和80%的电路模块，然后将5路输出送至一个8选1多路选择器的春槐其中5个输入端（例如3位选择控制信号为000~101选中的那5路输入）。

再设计一个颤手编码器，将5个按键编码成为000~101后送至8选1多路选择器的3位选择控制端就行了。

---