程序下载到fpga里有哪些方式

有jtag式,在线下拍缺吵载到fpga的jtag口上,掉电失效

还有外部加载式,程序下载到外袭侍部存储器,fpga上电后自动扮慎加载.外部存储器可以是rpm,也可以是flash.

1.

应该是在ise里面可能有个“‘bit

generation’”，点这个可以生成一高中个可以下载到PROM里的

二进制文件

；

2.

在impact里面JTAG链里面你应该能看弯念旅到一个PROM，右键埋凳加载生成的这个二进制文件，下载进去，下次板子上电，PROM里面的程序就会自动被FPGA读取。

英文大致意思是，状态寄存器显示错误，下载使能引脚不会1.

所有都是我的推论，我没遇到过这情况，希望分析能够帮到你。

因为FPGA进行配置的时候，除了有几个口是用来传输下载数据的，还有几个端口要进行置位的，表明现在的下载状态，具体是哪几个口，我这有资料，有些口是0，有些口是1.

因为你没说你的型号，我就以Stratix为例。

配置过程基本就这样!

(1)

上电

上电过程中FPGA内部状态机被复位，nSTA-TUS和CONF_DONE引脚由FPGA置为低电平，所有I/O引脚为三态且FPGA内部配置寄存器被清空。

(2)

复位

当nCONFIG或nSTATUS引脚为低电平时，巧兆顷FPGA进入复位状态。在此状态下，FPGA采样MSEL引脚的电平值，以确定采用的孝陆配置方式。同时nSTATUS和CONF_DONE引脚被拉低，所有I/O引脚三态并且FPGA内部配置寄存器被清空。

(3)

配置

当nCONFIG为高电平，nSTATUS被FPGA释放并由外部上拉电阻拉为高电平后进入配置状态猜芹。此状态下配置数据在DCLK时钟的上升沿载入FP-GA。若正确接收所有配置数据(CRC校验无误)。FPGA释放CONF_DONE引脚且当其被外部上拉电阻拉高后进入初始化状态。

(4)

初始化

此状态下FPGA内部逻辑和寄存器被初始化:使能I/0缓冲，释放INIT_DONE引脚(可选)。

(5)

用户模式

在此状态下FPGA开始执行用户程序。

根据你的提示，是你在配置的时候，有一个脚本该是1

的，结果不是一。

你可以根据以下方法

1,看看你的线短路没

2.如果是你自己做的板子，有些引脚是需要接上拉或者下拉电阻的，你去查查配置电路，是不是和官网上推荐的一样。

如果实在不行了，你就把那个脚直接接高电平，一切就OK了。

---