Xilinx FPGA通过FLASH加载程序的时序
哈塞给,套离开套
原创
关注
9点赞·7212人阅读
尽管FPGA的配置模式各不相同,但整个配置过程中FPGA的工作流程是一致的,分为三个部分:设置、加载、启动。
复位结束配置开始
有多种方式使FPGA的配置进入这一过程。在上电时,电压达到FPGA要求之前,FPGA的上电复位模块将使FPGA保持在复位状态外部控制PROG_B引脚出现一个低脉冲也可源枣以使FPGA保持在复位状态。
清除配置存储内容
这一步称为初始化,当FPGA复位结束,配置存储器的内容会被自动清除。在这个步骤中,除配置专用接口外,FPGA I/O均被置于高阻态。在整个初始化过程中,INIT_B引脚被置低并在初始化结束后恢复高电平。如果INIT_B信号在外部被拉低,FPGA将一直停留在初始化状态。注意PROG_B信号的脉宽不能太窄。
采样控制信号
初始化结束后,INIT_B信号回到高电平。FPGA开始采集模式选择引脚M[1:0]和变量选择引脚VS。如果为主动模式,FPGA很快就会给出有效的CCLK。VS信号只在主动BPI及其SPI模式中生效。此时,FPGA开始在配置时钟的上升沿对配置数据进行采样。
同步化
每一个FPGA配置数据流都有一个同步头,它是一段特殊的同步字。同步字主要用于帮助FPGA确定正确的数据位置。同步字之前的配置数据都会被FPGA忽略,也就是FPGA仅仅在同步化之后才正式开始接收配置数据。一般而言,同步字都是由0/1数目相同的二进制数组成的,如Spartan3为AA995566。
ID检雹孙拆查
FPGA同步化后,会自动检测配置流中的器件ID和目标器件ID是否一致。这一步确保了FPGA不会被错误的配置流误配置。
32位的ID中包含了28位的特征值和4位掩码。特征值包括厂商信息,器件族,器件规模等。当器件ID检查遇到问题时,FPGA会将内部寄存器的第一位ID_Err置高,软件也会显示错误信息。
载入配置内容
在ID检查顺利通过后,FPGA开始加载配置数据。
CRC校验
在加载数据过程中,FPGA会对每一帧数据进行CRC校验。如果失败,FPGA会将INIT_B信号拉低并终止配置过程。
启动序列
FPGA配置数据加载完后,FPGA进入启动序列。启动序列事件的默认顺序为先释放DONE引脚,然后激活I/O,最后启动写使能。实际使用中,可以通过BitGen参数对启动顺序进行设置来满足不同的需求。
、---------------------------------------------------
摘要:提出了由于FPGA容量的攀升和配置时间的加长,采用常规设计会导致系统功能失效的观点。通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点,深入分析了FPGA上电时的配置步骤和工作时序以及各阶段I/O 管脚状态,说明了FPGA上电配置对电路功能的严重影响,最后针对不同功能需求的FPGA外围电路提出了有效的设计建议。
1 引言
随着半导体和芯片技术的飞速发展,现在的FPGA集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源,使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。但是FPGA 大多数是基于SRAM工艺的,具有易失性,因此FPGA 通常使用外部存储器件(如PROM)凯毁存储必需的配置信息,防止设备掉电后FPGA丢失自我配置能力。但FPGA配置在一定的条件和时间下才能成功完成,随着FPGA容量的不断攀升,配置时间也被大大加长,上电时如不充分考虑FPGA的配置时序以及对其他器件的影响,根据常规经验设计电路,往往会影响系统其他外围器件的正常工作,严重时会导致整个系统的失效。因此,FPGA的配置方式和上电时序已成为系统设计的重要一环。
2 Xilinx
先准备下载线和FPGA测试板。
打开QuartusII软件。
把下载线插入电脑USB接口,按下左上角Hardware Setup...按钮,显示下面界面。
这时通过按下拉按钮来选择USB-Blaster[USB-0],再按下右边的ADD Hardware..来添加下载驱动,添加完下面白框里就有USB-Blaster项显示。
按下上面的Mode下拉按钮选择Active Serial Programming,再按下左边的ADD File..按钮,显示下面界面。
选择要指岩下载的pof后缀文件,按下右下角的打开按钮,下载文件被打开,显示界面如下,在Progrom/Configure下面打上勾。
8
把下载线的另一头接到FPGA测试板十芯下载插座上并通电。
9
按下左边的Start按钮就开始下载了唯饥御,等到右上角Progress显示百分肢蚂之百就算下载完成了。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)