FPGA小程序

if u = '1' then

c(i) <= (not a(i)) + '1'

else

c(i) <= a(i)

end if

d(i) <= (b(i)(2)&b(i)) + (c(i)(2)&c(i))

if d(i)(3) = 0 then

if d(i) >3 then

e(i) <= "011"

else

e(i) <= d(i)(2 downto 0)

end if

else

if d(i) <"1101" then

e(i) <吵腔滚= "101"

else

e(i) <= d(i)(2 downto 0)

end if

end if

e(i)就是输出，我很圆野好奇你这是什么场合应用的，升余我觉得我能找到更好的办法。

对于altera来说，先建立基本的工程，编写代码，编译正确以后，启动signaltapii，在其中选择触发时钟，触升或竖发条件，加上需要观察的内部网络（信号），把文件存储，退吵大出signaltapii的时候软件会自动提示是否把刚才建立的文件加入工程，选择是，回到原来的工程，再次编译，生成的加载文件通过jtag加载到fpga后就可以在signaltapii中团裂进行jtag调试了。

---