基于verilog的QPSK调制解调系统，书上代码有了 就是不知道如何进行编写testbench 还请大虾劳驾了

QPSK调制程序的testbench程序如下：

********************************************************************************

`timescale 1ns/1ns //单位时间，时间精度

module qpsk_tb//qpsk调制的testbench

regclk

regrst

regx

wire y

qpsk qpsk(.clk(clk),.rst(rst),.x(x),.y(y)) //将tb输入输出与主程序qpsk关联起来

always #25 clk=~clk //#25表示25个时间单位,

// 这句表示clk信号的周期是50（*1ns）

initial

begin

clk=0x=0rst=0//赋初值

#10rst=1x=1 /宴埋判/间隔10ns，将复位信号置为1

#10x=0

#400x=1 //时钟周期是50ns，晌改这里的信号表示的波形为

#400x=0 //1111111100000000111100001100

#200x=1

#200x=0

#100x=1

#100x=0

end

endmodule

QPSK解调程序的testbench程序如下：

********************************************************************************

`timescale 1ns/1ns //单位时间，时间精度

module qpsk_detb //qpsk解调的testbench

regclk

regrst

regx

wire y

qpsk_de qpsk_de(.clk(clk),.rst(rst),.x(x),.y(y))//将液茄tb输入输出与主程序qpsk_de关联起来

always #25 clk=~clk //#25表示25个时间单位

initial

begin

clk=0x=0rst=0

#10rst=1x=1#10x=0 //时钟周期是50ns，这里的信号表示的波形为

#400x=1#400x=0 //1111111100000000

#200x=1#200x=0 //11110000

#200x=0#200x=1 //00001111

#100x=0#200x=1#100x=0 //00111100

#100x=1#200x=0#100x=1 //11000011

#100x=1#100x=0 //1100

end

endmodule

错误代码651意思为 您的汪兄调制解调器(或其它连接设备)报告了一个错误。既未找到指定的端口。 解决办法: 1、远程访问记事簿文件和当前的“网络和拨号连接”配置可能不一致如果更改了通讯哗陵伍设备乱或(例如:串行口或调制解...

---