基于FPGA的PWM控制占空比

设计思路：

分别描述占空比为40%、50%、60%、70%和80%的电路模块，然后将5路输出送至一个8选1多路选择器的其中5个输入雹核端（例如3位选李猜择控制信号为000~101选中的那5路输入）。

再设计一个编源扰掘码器，将5个按键编码成为000~101后送至8选1多路选择器的3位选择控制端就行了。

对 00以父之名00 给的程序稍做下修改，把分频数用个输入代替，也就是你需要什么频率输出就给怎迅磨此样的分频数，游搭如果100K~10MHz频亩迅率都要输出的话就用个case来选择

---