比较好用 版图 lvs drc工具老得用dracurle(不拼写)
Synopsys 界面orcad 的capture 仿真hspice
版图还蔽蠢有ledit
专业的IC设计工具名称稀奇古怪,五花八门。相同设计环节的工具不同的公司有不同的名称。模拟工具跟数字工具也是基本不相关。下面只介绍数字IC设计工具。目前主流的有三大EDA工具提供商:Cadence,Synopsys和Mentor公司。你可以到他们网站上浏览。 他们的网站本身就是一正蔽指个巨大无举配比的IC设计知识库。但是对于初学者,估计看并晌完了网站可能还是不知道门在哪里。
下面以Synopsys为例,只捡最常用最传统的工具说一下。
RTL综合和测试相关的工具:
仿真工具:VCS
综合工具:Design Compiler
静态时序分析:Prime Time
形式验证:Formality
ATPG工具:TetraMax ATPG, DFT MAX
FPGA综合工具:Synplify Pro
好像没有代码设计输入工具?有的,但是基本上大家常常只使用Vi或者UltraEdit之类的编辑器就够了。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)