但是,是启燃中bin文件。根本不知道具体逻辑实现,不过可段银以用来抄机。悄山
FPGA里面只有配置数据,是一个比特流文件。你要搞清楚这里面两个概念,一个族启是VHDL或者VERILOG代码,一个是陵陪最终的配置文件。如果你说的是配置数据,你直接从尺穗蠢配置芯片中读出来就可以了,如果你想从FPGA里面把原设计VHDL代码搞出来,那是行不通的。REG_tmp := Q_tmp &SIREG_tmp 是3位二进制数,Q_tmp,是2位二进制数,SI是1位二进制数。意思就是一个2位数和1个1位数合起来一个3位数赋给1个3位数。
Q_tmp <= REG_tmp(1 DOWNTO 0)
写成判陪Verilog就是 :
{Q_tmp[1],Q_tmp[0]}<={Q_tmp[0],SI}
时钟沿上升沿作掘乎蠢用下 把输入的SI移到Q_tmp[0]上,Q_tmp[0]移到Q_tmp[1];
第一个clk吧SI移到Q_tmp[0],现在SI就是Q_tmp[0],顷孙在下个clk他又移到Q_tmp[1]。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)