三菱PLC计数程序。触摸屏显示当前计数，累计计数。求个梯形图？

如图所示，当X0每裤弯升次有信号，计数器C0计数加一，数据寄存器D0也加一，用D0作为累计计数。当C0计数到20，C0常开触点导通，M0输出并自锁，同时C0复位清零。胡老T0开始计时，此时M0常闭触点不通，因此即使X0有信号，C0和D0也都不会计数，当T0计时到5s，断开M0输出，并解除自锁，此时，就可以重新开始计数了。如此重复。

由于采用加一指令INC，和数据寄存器D0作为累计计数，因此在D0的容量范围内，是没有上限的，可以实现无限的累计计数。如果要是最后累计的计数值大于D0的容量范围了，可以采用32位数据寄存器，也可以采用多个INC累计闹携，等方法。

望采纳。。。。。。

1、程序计数器是用于存放下一条指令所在单元的地址的地方。

当执行一条指令时，首先需要根据PC中存放的指令地址，将指令由内存取到指令寄存器中，此过程称为“取指令”。与此同时，PC中的地址或自动加1或由转移指针给出下一条指令的地址。此后经过分析指令，执行指令。完成第一条指令的执行，而后根据PC取出第二条指令的地址，如此循环，执行每一条指令。

2、地址寄存器(AR)是用来保存当前CPU所要访问的内存单元或I/O设备的地址。

由于内存和CPU之间存在着速度上的差别，所以必须使用地址寄存器来保存地址信息，直到内存读/写 *** 作完成为止。数据寄存器DR用来暂存微处理器与存储器或输人/输出接口电路之间待传送的数据。地址寄存器AR和数据寄存器DR在微处理器的内部总线和外部总线之间，还起着隔离和缓冲的作用。

扩展资料

1、地址寄存器的结构

地址寄存器采用单纯的寄存器结构。在对主存或I/O端口进行访问时，地址寄存器存放当前访问的地址，数据缓冲器实现数据的缓冲。CPU通过修改地址寄存器中的值，就可访问不同的存储器单元及不同的I/O端口。谈镇

地址寄存器可用LPM库中的元件lpm_latch锁存器来完成。图是地址寄存器的结构图。地址寄存器的数据宽度应当与程序计数器的数据宽度一致。data[7…0]是地址寄存器的数据输入端，q[7…0]是地址寄存器的数据输出端，gate是地址锁存器的控制端。

gate的作用是当锁存控制脉冲到来时，高电平时数据进入锁存器，低电平时锁稿卖存数据，保持输出数据稳定不变。

2、地址寄存器的特点

当CPU和内存进行信息交换，即CPU向内存存/取数据时，或者CPU从内存中读出指令时，都要使用地址寄存器和数据缓冲寄存器。同样，如果我们把外围设备的设备地址作为像内存的地址单元那样来看待，那么，当含敬粗CPU和外围设备交换信息时，我们同样使用 地址寄存器和数据缓冲寄存器。

地址寄存器的结构和数据缓冲寄存器、指令寄存器一样，通常使用单纯的寄存器结构。信息的存入一般采用电位-脉冲方式，即电位输入端对应数据信息位，脉冲输入端对应控制信号，在控制信号作用下，瞬时地将信息打入寄存器。

参考资料来源：百度百科-地址寄存器

百度百科-程序计数器