用VHDL编程实现3-8译码器 求具体程序

这个是带使能端的3-8译码器，输出低电平有效！你可以参考一下！

你可以留下联系方式，我雀歼把语言顷帆冲与仿真发给你！

library IEEE

use IEEE.std_logic_1164.all

entity ls138 is

port (

A : in std_logic_vector (2 downto 0)

S1,S2,S3 : in std_logic

Y : out std_logic_vector (7 downto 0)

)

end entity

architecture ls138_arch of ls138 is

signal s : std_logic_vector(2 downto 0)

begin

S <= S1&S2&S3

process(A, S)

begin

Y <= (others =>'1')

if S="100" then

case A is

when "000" =>Y <= "11111110"-- 0

when "001" =>Y <= "11111101"-- 1

when "010" =>Y <= "11111011"-- 2

when "011" =>Y <= "11110111"-- 3

when "100" =>Y <= "轿铅11101111"-- 4

when "101" =>Y <= "11011111"-- 5

when "110" =>Y <= "10111111"-- 6

when "111" =>Y <= "01111111"-- 7

when others =>NULL

end case

end if

end process

end architecture

1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，芦伏戚则Y6输出端输出低电平信号。

2、利用 E1、E2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。

3、若将选陪陵通端中的一个作为数据输入端时，74LS138还可作数据分配器。

4、可用在8086的译码电路中，扩展内存。

扩展资料

一个现代译码器的主要工作流程：源代码 (source code) →预处理器 (preprocessor) →编译器 (compiler) →目标厅隐代码 (object code) →链接器 (Linker) →可执行程序 (executables)。

高级计算机语言便于人编写，阅读交流，维护。机器语言为计算机能直接解读、运行的。

译码器将汇编或高级计算机语言源程序（Source program）作为输入，翻译成目标语言（Target language）机器代码的等价程序。

源代码一般为高级语言 (High-level language)， 如Pascal、C、C++、Java、汉语编程等或汇编语言，而目标则是机器语言的目标代码（Object code），有时也称作机器代码（Machine code）。

对于C#、VB等高级语言而言，此时编译器完成的功能是把源码（SourceCode）编译成通用中间语言（MSIL/CIL）的字节码（ByteCode）。

最后运行的时候通过通用语言运行库的转换，编程最终可以被CPU直接计算的机器码（NativeCode）。

参考资料来源：百度百科-编译器

参考资料来源：百度百科-74LS138

编码器和译码器正好相反，编码器输入为2^n位（根线），输出为n位（根线明睁）；译码器输入为n位，输出为2^n位。比如83编码器（迹槐晌输入3，输出8），38译码器（输入3，姿锋输出8）。

---