FPGA下载程序出错

英文大致意思是，状态寄存器显示错误，下载使能引脚不会1.

所有都是我的推论，我没遇到过这情况，希望分析能够帮到你。

因为FPGA进行配置的时候，除了有几个口是用来传输下载数据的，还有几个端口要进行置位的，表明现在的下载状态，具体是哪几个口，我这有资料，有些口是0，有些口是1.

因为你没说你的型号，我就以Stratix为例。

配置过程基本就这样!

(1)

上电

上电过程中FPGA内部状态机被复位，nSTA-TUS和CONF_DONE引脚由FPGA置为低电平，所有I/O引脚为三态且FPGA内部配置寄存器被清空。

(2)

复位

当nCONFIG或nSTATUS引脚为低电平时，巧兆顷FPGA进入复位状态。在此状态下，FPGA采样MSEL引脚的电平值，以确定采用的孝陆配置方式。同时nSTATUS和CONF_DONE引脚被拉低，所有I/O引脚三态并且FPGA内部配置寄存器被清空。

(3)

配置

当nCONFIG为高电平，nSTATUS被FPGA释放并由外部上拉电阻拉为高电平后进入配置状态猜芹。此状态下配置数据在DCLK时钟的上升沿载入FP-GA。若正确接收所有配置数据(CRC校验无误)。FPGA释放CONF_DONE引脚且当其被外部上拉电阻拉高后进入初始化状态。

(4)

初始化

此状态下FPGA内部逻辑和寄存器被初始化:使能I/0缓冲，释放INIT_DONE引脚(可选)。

(5)

用户模式

在此状态下FPGA开始执行用户程序。

根据你的提示，是你在配置的时候，有一个脚本该是1

的，结果不是一。

你可以根据以下方法

1,看看你的线短路没

2.如果是你自己做的板子，有些引脚是需要接上拉或者下拉电阻的，你去查查配置电路，是不是和官网上推荐的一样。

如果实在不行了，你就把那个脚直接接高电平，一切就OK了。

第1部分除了乱御兆初始化外, 由div1对clk10m计数,计到78164置0,同时clk1hz翻转一次.

后面依此类推, 利用div2对clk10m计到156,clk500hz翻转哗租一次,div3对clk10m计到78,clk800hz翻转一次.

最后三个拆颤赋值就是端口输出了

你买的fpga是基于sram的工艺，掉电程序确实会消失，只是在运行时程序存在sram中。JTAG一般用来调试，在通电的情况下把程序烧到sram中，断电又没了；AS是主动模式，fgpa在上电的时候主动从epcs芯片中读取数据放到sram中，这样也能工作了，每次上电那一瞬间fpag都会从epcs里读取数据然后正常颤谨工作，所以用起来像是烧到fpga里一样。PS就是被动模式，由一个外部的CPU给fpga输入程序，用的不太多。所以，你想源洞森“程序烧到内部”，应该是用AS模式把程序烧到EPCS里，每次上电的时候fpga都会从中读取数据然后正常运行的。看起来就像是烧到fpga里面一样。如果要“真的”烧到fpga里面，是有基于flash工艺的fpga，可以直接烧到fpga里面的flash里，也就不需要ecps芯片了，不过商业或者民用领域不太雹亩常用。

你买的这个板子也不是这种。

on-chip-memery就是fpga用内部的资源撘成一个ram或者rom。fpga里面都是ram，这个没问题。那rom其实也是一个ram，只是上电的时候fpga从epcs里面读取了固定的信息放到这个ram里，所以用起来就像rom一样。

---