modelsim点击编辑文件，结果不停的打开程序。。

我没有这个问题 双击或者右键edit都可以编辑文件 我用的版本族判是se 10.2c 在windows下

有没有可能是你的破败高解有问题 换个版本试察穗尺一下

另外 我觉得很少人用modelsim的编辑器吧 挺多人用ultraedit或sublime text 我用的windows版本的vim

一直loading的话，软件本身是没有问题的。也许程序会有问题。。。。

不知道你用的是不是6.5的版本啊？

我之前做程序的时梁旁候，

是因为testbench里给的输入太多（处理时间长），

所以出现过一直loading的情况档渗。然后就点击下行渣脊面信息栏？就是跑程序的...

你没有关掉ModelSim的情况下，重新运行当然会出现错误，ModelSim一次只能为一个工程编译。

至于简单的方法是有的：

1、你第一次运行ModelSim以后，在Modelsim的Transcript串口，按一下“上”键，会森差宽出现一个do XXXXX.do的命令，这条就是运行Modelsim的指令，先不用。你将它改为edit XXXXX.do，单击回车，会d出一个窗口，你可以将窗口内的一下内容前面加上#，目的是为了防止再一次编译库，可以节省时间。弄好以后点击保存，关掉这个窗口。

vlib verilog_libs/altera_ver

vmap altera_ver ./verilog_libs/altera_ver

vlog -vlog01compat -work altera_ver {d:/altera/11.0/quartus/eda/sim_lib/altera_primitives.v}

vlib verilog_libs/lpm_ver

vmap lpm_ver ./verilog_libs/lpm_ver

vlog -vlog01compat -work lpm_ver {d:/altera/11.0/quartus/eda/sim_lib/220model.v}

vlib verilog_libs/sgate_ver

vmap sgate_ver ./verilog_libs/sgate_ver

vlog -vlog01compat -work sgate_ver {d:/altera/11.0/quartus/eda/sim_lib/sgate.v}

vlib verilog_libs/altera_mf_ver

vmap altera_mf_ver ./verilog_libs/altera_mf_ver

vlog -vlog01compat -work altera_mf_ver {d:/altera/11.0/quartus/eda/sim_lib/altera_mf.v}

vlib verilog_libs/altera_lnsim_ver

vmap altera_lnsim_ver ./verilog_libs/altera_lnsim_ver

vlog -sv -work altera_lnsim_ver {d:/altera/11.0/quartus/eda/sim_lib/altera_lnsim.sv}

vlib verilog_libs/cycloneive_ver

vmap cycloneive_ver ./verilog_libs/cycloneive_ver

vlog -vlog01compat -work cycloneive_ver {d:/altera/11.0/quartus/eda/sim_lib/cycloneive_atoms.v}

2、你可以在Quartus里面修改你的逻辑代码了，然后修改完了保存此亮以后，直接在Modelsim的Transcript串口，按庆拿“上”键，找出刚才的do XXXXX.do命令，然后回车运行即可，此时的Modelsim将会按照你修改后程序进行仿真，但是注意，若主程序的端口和变量发生变化后，你需要修改你的testbench文件，不然报错。

这只是简单的编译，还有不懂的继续追问，若没有请采纳~

---