VHDL求整数奇偶判断程序。

将这个整数转换成std_logic_vector类型之后，只要判断最低位是'0'还是'1'野磨，就可以判断该整数是偶数还是颂笑斗奇数了。

类型转换函数为conv_std_logic_vector(ARG: IntegerSize: Integer)，其中，ARG是待转换的整数，Size是转换完毕后的升耐数组长度。

8位数据a并行输入，输出校验位y。下面程序的temp设为‘0’时若输出为‘0’则为偶，其它同理反之。

LIBRARY IEEE

USE IEEE.STD_LOGIC_1164.ALL

ENTITY parity_check IS

PORT (a:IN STD_LOGIC_VECTOR (7 DOWNTO 0)

y:OUT STD_LOGIC)

END parity_check

ARCHITECTURE arch OF parity_check IS

BEGIN

PROCESS(a)

VARIABLE temp:STD_LOGIC

BEGIN

temp:='0' --偶校验初始值设为0，奇校验初拍顷租始值袭兆设为1

FOR i IN 0 TO 7 LOOP

temp:=temp XOR a(i)

END LOOP

y<乎昌=temp

END PROCESS

END arch

---