vivado的bit和elf合在一起不生效

过程步骤：

1）在Vivado软件里找到Settings设置选项，进入，点击Bitstream选项，将 bin_file 勾上，点击 OK

2）点击 generate bitstream （可以分步进行，Run Synthesis—Run implementation— genereate bitstream），生成 bit 文族虚仿件和 bin 文件。

3）点击 open hardware manager，连接板子

4）在Hardware面板中右击FPGA器件（xc7a35t_0），选择Add Configuration Memery Device。

5）在d出的添加配置存储器的界面中，找到板载兆纤的Flash存储器型号，点击OK，完成添加。这里开发板flash型号是（ n25q64 ）选择3.3v。

6）添加完成后，Vivado会提示添加完成，是否立即配置存储器誉神。点击OK，进入配置存储器的界面，开始将二进制bin文件烧写到外部配置flash存储器中。

7）找到二进制bin文件，选中，进行代码烧写, 实现上电自启动，完成程序固化。

比如说Altera FPGA，对于大部分芯片都可以同时采用2种编程方法，即AS+配置芯片方式以及JTAG方式，下载电缆都可以通用，比如ByteBlasterII；

用AS+配置芯片方式，就是可以将程序下载到配置芯片中，配置芯片（如EPCS系列）就是一块EPROM，它可以在每次系统上电的时候，都自动将程序烧写到FPGA中，这样一来FPGA就用不着每次上电都重新烧写了，跟使用CPLD时是一样的。这种方式下采用的下载文件时POF文件。

用JTAG方式的话，就是直接将程序下载到FPGA中，由于FPGA中是基于SRAM结构的，所以腔森滑每次断电之后程序就没有了，所以必须每次上电都重新下载。用JTAG方式的好处在于便于调试，比如我们可以用QuartusII中的SignalTapII嵌入式逻辑分析仪进行FPGA I/0引脚上信号的实时观测，非常的方便。这种方式下采用的下载文件时SOF文件。

另外，如果使用了某些没有License的IP Core资源的话，那么必须在JTAG方式下，把下载线连在FPGA上才能使用，而且通常有时间限制，超过时限之后，就需要重新编译程序，产生新的SOF下载文件。

如果以上2种方式同时使用，需要2跟接线柱，一根下载线，一套配置成AS方式，一套配置成JTAG方式。前期使用JTAG方式调试，待FPGA功能成型之后，就可以用AS方式将程序固化到配置芯片中去，以后就不用每次上电都重新下载了。

2种方式具体的连接图，看看Altera官方发布的配置手册就可以了，很简单的

altera altera 对JTAG电缆、器件上电有顺序要求！另外,按照参考手册,jtag都是2.5V供电。你的jtag电缆是否支持2.5V？还有,你的程序里面双向IO口有没有可能没控制好,和外面的ASIC发生冲突造成短路？以前用过ep3c80,插拔电缆时很容易把jtag口烧掉,那次运气,只是jtag坏掉了,芯片没烧

 

 

PHY芯片的MII接口(发往FPGA)的差分信号线上没有限流电阻,因为FPGA的IO口电流范围为10uA,而PHY的输出电路为微安伍腊级mA的,这在长时间情况下会不会造成FPGA芯春悔片损坏?

右击要打开的文件选属性，打开方式中的更改，在程序中找，如果没有你要找答唤的程序，选“浏览”在里面寻找清搜凯你需要的程序，选择后按确定使用就可以了漏伍，使用一次之后，系统就会记下了，以后该类型的文件的打开方式中就会多出一个你选择的程序。

---