quartus中元件的引脚用不用设置

quartus中元件的引脚需要设置
其中所有的管脚都可以作为输入输出，当然在一些像LVDS的管脚分配时，需要考虑所使用的管脚是否可用为输入，或者输出，普通管脚时不需要这些考虑的。在分配时，可以先看看手册，上边有说明的，或者在分配面板上，芯片图上，每一个管脚的大概功能都有一个简单的介绍。

查查ALTERA的FFT的数据手册吧 里面说得很详细 这里我就简单说说
INEVERS为低是当前变换为FFT 为高时则为IFFT
sink_valid为可以把它想成是write信号 当在写入数据时保持高电平
sink_sop为输入数据的起始信号
sink_eop为输入数据的结束信号
sink_real为输入数据的实部
sink_imag为虚部
输出部分相对应的应该可以理解吧
你还是要看数据手册了解时序才能用这个IP CORE

每种芯片的不同引脚（pin）对应着不同的功能。比如，有的引脚对应着发光二极管，有的是数码管的控制端，有的是输入时钟。

具体的引脚对照表可以查看相应的FPGA的手册。手册在百度上可以很容易的搜索到。

得到对照表后，就可以把你电路中的输入输出端绑定到有相应功能的引脚上了。利用PINASSIGNMENT(好像是tool菜单栏里的)，就可以绑定引脚了。

扩展资料；

FPGA一般都有几百个管脚，你的设计也会有很多管脚

如果你不进行引脚锁定，你编译，下载后怎么知道你设计的模块中的哪一个信号练到了FPGA的哪一个管脚上呢？

如果，你只是进行编译，综合，并不下载，就不需要引脚锁定，但是如果你想把程序编译综合后下载到FPGA去运行，就必须进行引脚锁定，锁定后重新编译综合，然后下载，验证。

参考资料；百度百科-quartusii

---