急，用四选一数据选择器实现逻辑函数：Y=ABC+AC+BC，请画连接图表示，并用文字说明

要求函数 Y=ABC+AC+BC 即 Y(ABC)=111+101+011，其真值表如左图；参考74HC153真值表如右图，将 Y代入，A=A0，B=A1，C=C0~C3；当AB=00时，C0上数据传到输出Y；AB=01时C1上数据传到Y，如此类推；将C0置0，C1~C3置1或C就可以实现输出函数 Y=ABC+AC+BC。

根据全加器真值表，可写出和S，高位进位CO的逻辑函数。

A1A0作为两个输入变量，即加数和被加数A、B，D0～D3为第三个输入变量，即低位进位CI，1Y为全加器的和S，2Y全加器的高位进位CO，则可令数据选择器的输入为

A1=A,A0=B,1DO=1D3=CI，1D1=1D2=CI反，2D0=0,2D3=1,2D1=2D2=CI，1Q=S1,2Q=CO;

可以根据管脚所对应的连接电路

扩展资料：

工作原理是：给A1A0一组信号 比如1 0 那么就相当于给了他一个2进制数字2 也就相当于选通了D2这个输入端，这个时候 输出Y 输出的就是D2的信号；D2是什么，Y就输出什么

输出表如下：

控制    选择的输出源  

A1    A0    Y  

0    0    D0  

0    1    D1  

1    0    D2  

1    1    D3
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号

4选1原理图

如图1所示的是四选一数据选择器的原理图。图1中的D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。从表中可见，利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。因此，用数据选择器可以实现数据的多路分时传送。

此外，数据选择器还广泛用于产生任意一种组合逻辑函数。在图示电路中，若将Y看成是A0、A1及D0、D1、D2、D3的函数，则可写成

如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态(即A2、/A2、1或0)，便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。

可见，利用具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n +1的组合逻辑函数

参考资料来源：百度百科-数据选择器

用74LS153设计一个一位全加器，方法如下：

1首先根据全加器真值表，写出和S、高位进位C1的逻辑函数:S=A⊕B⊕C0；

2A1、A0作为两个输入变量即加数和被加数A、B，D0～D3作为第三个输入变量即低位进位C0，

1Y为全加器的和S，2Y为全加器的高位进位C1，于是就可以令数据选择器的输入为：

A1=A，A0=B，1DO=1D3=C0，1D1=1D2=C0反，2D0=0，2D3=1，2D1=2D2=C0，1Q=S1，

2Q=C1;

3根据对应的管脚连接电路。

图：一位全加器原理图

扩展资料：

一位全加器的逻辑函数：S=A⊕B⊕Cin，Co=ACin+BCin+AB；

其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出。

如果要实现多位加法可以进行级联，就是串起来使用，比如：32位+32位，就需要32个全加器，这

种级联就是串行结构速度慢；如果要并行快速相加可以用超前进位加法；超前进位加法前查阅相关

资料；

如果将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3控制），然后再将X,Y和进位数通过全加

器进行全加，就是ALU的逻辑结构结构，即 ：

X=f（A，B)；

Y=f（A，B）。

不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。

、数码制 2
1、2进制、8进制、10进制、16进制转换 2
2、原码、反码、补码 2
3、二维码(8421码)、xrpddc、格雷码…2
二、逻辑代数 2
1 基本运算：和非 2
2 基本定理：赋值、反演、对偶 2
3 简化方法：真值表、公式法、卡诺乔法 2
4 官方法 2
41交换律、结合律的分配率 2
42德摩根律(反转律) 2
43简化公式 2
44对偶式 3
45简易法公式化的步骤 3
5 卡诺乔化简法 3
6 最小项和最大项 4
三门电路和组合逻辑电路 4
1 )基本闸门)门或门、门以外 4
2 其他门电路： 4
3 逻辑电路的分析方法 4
4 逻辑电路的设计方法 5
5 编码器74HC138 7
6 数据选择器 8
61四选74HC153 8
62八选一74HC151 8
四时序逻辑电路 9
1 触发器 9
2 计数器74HC161 (十六进制)、74hc 161 (BCD码)、 10
一数码制
1、2进制、8进制、10进制、16进制转换
2、原码、反码、补码
原代码：数字转换为二进制数的状态下，符号位为1表示负，0表示正
反符号：负号的位数不变，剩下的数字逐位取反(1变为0，0变为1 ) )。
补数：负数的反码加1
正数的原码、反码、补码不变化，负数按照上述规则变化
3、二维码(8421码)、xrpddc、格雷码(环路) )。
821码：顾名思义，4位一组，按照权重从高到低的顺序8421
xrpddc :原本四个二进制数可以表示十六个数字。 8421码使用了前10个。 xrpddc使用了中间的10个。 (前面三个，后面三个不用) )。
格雷码：相邻的两个数只相差一位数的循环码，画马尾鱼需要这个码制
名称中带数字的一般为加权代码(8421代码、5421代码、5211代码等权重固定代码)，不带数字的为非加权代码
二逻辑代数
1 基本运算：和非
2 基本定理：赋值、反演、对偶
3 简化方法：真值表、公式法、kanojo法
4 官方法
41交换律、结合律的分配率与代数化简单方法相似
42德摩根律(反转律) )。
(ab ) )=a ) b )
(A B ) )=a ) b )
43简化公式：
A AB=A
a’b=ab
abab’=a
a(ab )=A
ABA’CBC=ABA’c
ABA’cbcd=ABA’c
a(ab )=ab )
a’(ab’)=a’
44对偶式(将式y的0表示为1，1表示为0，)，)，将保持变量不变而得到的式表示为YD。 YD被称为y的对偶式。
对偶定理：如果两个逻辑表达式相等，他们的对偶表达式也相等
45简易法公式化的步骤：
第一步：分解所有表达式
步骤2 :消除冗馀
5 卡诺乔化简法
第一步：把y变成最小项的和的形式
步骤2 :注意变量的编号为00、01、10、11，绘制卡诺图
第3步(用圆圈包围卡诺图。 一个圆只能画2n个格子。 与角对应的可以用圆包围。
第四步：根据圈出的卡诺图写简化的表达式
y=ab’c’da CDA’BD
有无关项的卡诺图可以用d、、等符号表示，这些无关项可以是圆也可以是圆
6 最小项和最大项
最小项： kanojo中只占一格，相邻的最小项可以合并，用m表示
最大项：用m表示，表示除了与最小项互补、是卡诺图的小格以外的一个区域
关系： mi=mi’，mi=mi’
对于由最小项组成的函数Y=m1 m3 m5 m7，其反函数最大可表示y’=(m1 m3 M5 M7 )=m1’m3’M5’M7’=m1’m3’M5’M7’
三门电路和组合逻辑电路
1 )基本闸门)门或门、非门)新版符号表示) )。
与门：
d形符号
或门：
月牙形符号
门以外：
用o表示谴责
2 其他门电路：
/p>
异或门：
因为不是或门，所以在月牙形的前面加了一条弧线
A，B输入不同的时候Y=1，异或符号⊕
3逻辑电路分析方法
第一步：在电路图上每个元件输出的地方写出元件输出的表达式
第二步：写出最终输出Y的逻辑表达式
第三步：化简表达式
4逻辑电路设计方法
1、首先指明逻辑符号取“1”、“0”的含义。
2、根据题意列出真值表
3、画出卡诺图
4、根据要求画出逻辑电路图
逻辑电路图绘制的简易方法(适用于题目没有要求电路类型的情况)
例题：设计一个三连开关电路
1、声明变量意义：
设三个开关ABC，灯Z。
ABC取1表示开关闭合，取0表示开关断开
Z取1表示灯亮，0表示灯灭。
2、列出真值表：
3、画出卡诺图：
4、得到表达式(已最简)：
Z=A’B’C+A’BC’+AB’C’+ABC
5、观察表达式，需要三个输入(A、B、C)一个输出(Z)、5个元件(每项一个元件，整体也要一个元件)
把元件标在纸上：
6、依次把表达式中的项标到元件上(在元件右侧标上0与1以及对应的项，第一项A’B’C就是在第一个元件左边标注〇〇一右边标注A’B’C)
7、根据记号依次给元件依次连线，完成逻辑电路图
5编码器 74HC138
例题：用编码器设计一个三连开关电路
1、声明变量意义：
设三个开关ABC，灯Z。
ABC取1表示开关闭合，取0表示开关断开
Z取1表示灯亮，0表示灯灭。
2、列出真值表：
3、得到最小项之和的表达式：
Z=m1+m2+m4+m7
4、转换表达式
Z=m1+m2+m4+m7
=((m1+m2+m4+m7)’)’
=(m1’m2’m4’m7’)’
=(Y1’Y2’Y4’Y7’)’
5、根据表达式画图
6数据选择器
61四选一 74HC153
例题：用四选一数据选择器设计一个红绿灯故障诊断电路
1、声明变量意义：
用ABC分别标识红灯黄灯绿灯三盏灯，1为亮，0为灭，Y为表示诊断结果，1为故障，0为无故障
2、列出真值表：
3、得到表达式：
设A为A1，B为A0
得D1=D2=1，D3=1，D0=0
4、根据表达式画图
62八选一 74HC151
例题：用八选一数据选择器设计一个四人表决器
1、声明变量意义：
用ABCD代表四个人，Y代表表决结果。1为同意，0为不同意
2、列出真值表：
3、得到表达式：
设A为A2，B为A1，C为A0
得D3=D5=D6=1，D7=1，D0=D1=D2=D4=0
4、根据表达式画图
四、时序逻辑电路
1触发器与锁存器
SR锁存器：S置1，R清0，同时按无效，结果不可预测
JK触发器：Q’=JQ’+K’Q 01、10看J，00维持原态，11翻转
T触发器：T=1时翻转
D触发器：D=0置0，D=1置1
带有CLK的触发器只有在时钟信号上升沿发挥作用
CLK’的触发器在时钟信号下降沿发挥作用
2计数器 74HC161(十六进制)、74HC160(BCD码)
例题1：用74CH161同步置数端设计十进制计数器
计数器从0000开始计数，则D3D2D1D0=0000
S10-1=S9=1001 LD’=(Q3Q0)’
例题2：用74CH161异步清零端设计十进制计数器
S10=1010 RD’=(Q3Q1)’
例题3：用74CH161同步置数端设计三十六进制计数器
计数器从00000000开始计数，则D23D22D21D20D13D12D11D10=00000000
S36-1=S35=00100011 LD’=(Q21Q11Q10)’
例题4：用74CH161异步清零端设计三十六进制计数器
S36=00100100 LD’=(Q21Q12)’
例题5：用74CH160同步置数端设计三十六进制计数器
计数器从00000000开始计数，则D23D22D21D20D13D12D11D10=00000000
S36-1=S35=00110101 LD’=(Q21Q20Q12Q10)’
注74CH160用的是BCD码
例题6：用74CH160异步清零端设计三十六进制计数器
S36=00110110 LD’=( Q21Q20Q12Q11)’
注74CH160用的是BCD码
168飞艇6种不亏钱的方法p>
4、转换表达式
Z=m1+m2+m4+m7
=((m1+m2+m4+m7)’)’

f=a'bc+b'c+ac'+a

=a'bc+(a+a')b'c+a(b+b')c'+a(b+b')(c+c')

=a'bc+ab'c+a'b'c+abc'+ab'c'+abc

abc为数据选择位。以上计算结果转换过来就是：m1，m3，m4，m5，m6，m7。因此所对应的d1，d3，d4，d5，d6，d7都应接1，而其余接0，便可满足y端输出daoa'bc+b'c+ac'+a要求的。

扩展资料：

在所有参数的逻辑值为真时返回TRUE(真)；只要有一个参数的逻辑值为假，则返回FALSE(假)。

语法表示为：AND(Logical1，logical2，…)。参数Logical1，logical2，…为待检验的1～30个逻辑表达式，它们的结论或为TRUE(真)或为FALSE(假)。参数必须是逻辑值或者包含逻辑值的数组或引用，如果数组或引用内含有文字或空白单元格，则忽略它的值。如果指定的单元格区域内包括非逻辑值，AND将返回错误值“#VALUE！”。

参考资料来源：百度百科-逻辑函数

用双4选1数据选择器74LS153和与非门实现1位全减器，要有真值表和电路图

1位全减器真值表

逻辑函数，写成最小项表达式

Y=m1+m2+m4+m7

Cy=m1+m2+m3+m7

4选1数据选择器  4选1数据选择器的功能是从4个相互独立的数据输入端D0-D3中选出一个来送至输出端，因为2位二进制代码就可表示4个地址，所以具有2个地址输入端A0和A1。还有一个附加控制端S，具有使能作用，当S=1是才正常执行数据选择功能，否则输出总为0。

扩展资料：

如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态(即A2、/A2、1或0)，便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。可见，利用具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n +1的组合逻辑函数。

参考资料来源：百度百科-数据选择器

---