allegro怎么查看已经画好的板子尺寸

route keepin一般是shape来画的，处理route keepin如同处理shape一样，比如可以内缩，或切掉一部分，到角等。常用的比如比板框内缩1mm，电源内缩20H等。

1、鼠标设定：在Allegro视窗 layout时，每执行一个指令例：Add connect, Show element等鼠标会跳到option窗口，这样对layout造成不便。
控制面版＞滑鼠之移动选项中，指到预设按钮（或智慧型移动）：取消“在对话方块将滑鼠指标移到预设按钮”设置。
2、Allegro布局基本知识
a、摆放的方法：Edit –> move或mirror或rotate
b、关于电容滤波，当有大电容和小电容同时对一点滤波时，应该把从小电容拉出的线接到器件管脚。即靠近管脚的为最小的电容。
c、各层颜色设置：top –> 粉色；bottom –> 蓝色
3、查看线宽
Display----Element（右边Find里面只勾选Cline Segs），然后点击走线，在d出的信息里面可以看到 width 信息。
4、查看线长
Display----Element（右边Find里面只勾选Cline），然后点击走线，在d出的信息里面可以看到 CLINE length 信息。
5、Hilight时的两种不同的显示方式（实线和虚线）
在setup>user preferences>display中,勾上display_nohilitefont,则以实线显示，不勾则虚线显示，实线比较容易看清。
6、显示过孔焊盘轮廓
Setup->DesignParameters点击Display栏，选中右边的Display planted holes。
7、当我们要RENAME背面元件时不成功
选Edit/property，选中背面所有元件（FIND中选component），分配一个auto_rename属性,然后再rename一次。
8、定义某部分区域不能有测试点
在ManuFATuring/no_probe_bottom这层加上一块SHAPE则可当用Route/Testprep/create Probe来create这块区域的测试点时会失败，出现的提示为：Pin out of bounds。
9、CRTL键在Allegro中的使用。
在执行逐个多选指令像Hilight、其他命令之Temp Group时，按住CRTL键可以实现反向选择的功能，即执行Hilight时，按CRTL键时为Dehilight, 执行其他命令之Temp Group时按CRTL键为取消选择。
10、 Allegro 如何关闭铺铜（覆铜）shape的显示
Allegro 的shape 默认显示模式是通过 菜单 “Setup” -> “User Preferences…” ，然后在d出的 “User Preferences Editor” 用户配置窗口中选择 “Display” 选项下的 “shape_fill”, 勾选对应的选项即可实现 禁止铺铜显示还是显示铺铜边框功能。
11、更新封装
封装修改后，在allegro下palce--update symbols。在package symbol下选择要更新的封装。
注意勾选 update symbol padstacks、Ignore FIXED property。
12、约束规则的设置概要
a）约束的设置：setup –> constrains –> set standard values 可以设置线宽，线间距。间距包括：pin to pin、line to pin、line to line等
b）主要用spacing rule set 和 physical rule set
13、如何保护自己的Project。
Allegro142中Allegro Design Expert之Editor File>Properties选择Password 输入密码，再钩选Disable export of design data项，这样你的Project就不会被人盗用了。

不知道你的目的是什么，通常我的做法是把一个和其他线宽相识度最高的先设好，然后其他规则用COPY的，相同的规则就不用设置了，不同的就改一改。
如果你是想在不同的机种之间移植的话，一种方法是项目开始的时候用相同叠构的brd文件导入DXF和netlist。另外一种方法是采用录制script文件，然后reply就可以搞定了

---