基于FPGA ip核的生成（quartus）

Altera提供的方案为：封装成qxp文件 ，具体步骤如下：
1需要创建一个Quartus II 顶层设计项目 并且确保该项目目标器件与该qxp文件目标器件相同(或者说至少相同器件系列(在不包括布局布线信息前提下)
2使用提供的端口信息实例这个设计模块;
3在Porcessing Menu 上, 点击Start/Perform Analysis & Elaboration , 验证该设计的层次
4为这个设计模块实例创建一个design partition Right-click the instance name in the Project Navigator, and choose Set as design partition
5导入这个qxp文件到相关的partition hierarchy 如果你使用the Quartus II GUI, 则在Project menu,选择
Import Design Partition,select the partition for the design block, and browse to the qxp file provided

确切的说，不仅仅这里是收费的，就连上面的很多IP也是收费的，比如：PCI的IP核。使用的俊龙的破解是个最基本版的破解，license文件就没几行，很多的IP还是不能用的，如果使用，就得掏钱买了，找代理买，比如，俊龙，艾睿等

1 添加仿真模型/库，根据设计内调用的器件供应商所提供的模块而定，在Quartus II的安装目录/quartus/eda/sim_lib下。
2 通常针对不同的目标器件xxxx选用不同的xxxx_atomsv文件，比如使用cyclone系列器件，那就要使用cyclone_atomsv。
3 如果使用了altera的IP核(宏单元)，还需要添加altera_mfv文件。
4 如果ALTERA的IP核中包括了用户原语，还需要加入220modelv文件。

FPGA的速度是足够快的，50M的晶振加上pll锁相环很容易带到的，只是一定要你的DAC有这么快的速度才行，我用DAC902已经测试到了40MHz。
路径F:/quartus2 81/ip/altera/nco/lib中间带有空格是不行的，请确定Quartus II的安装路径中是否有空格。
或者修改以下语句：
set_global_assignment -name SEARCH_PATH 正确的路径（不带空格和汉字）。

楼主是生成一个FPGA工程吧，你直接用quartus的ip工具生成一个ALTPLL就行了，直接输出两个时钟，一个10倍 一个是十分之一，再新一个VHD文件，把这个ALTPLL例化一下就行啦。

楼主是生成一个FPGA工程吧，你直接用quartus的ip工具生成一个ALTPLL就行了，直接输出两个时钟，一个10倍一个是十分之一，再新一个VHD文件，把这个ALTPLL例化一下就行啦。

---