如何在SQL的触发器中指定该触发器执行的时间,比方说我想在每天下午18:00开始执行,怎么写语句?

你可以在编写的触发器里边加上判断时间的语句，如果不在时间范围内则return掉，这样就不执行触发器的里的 *** 作了。写了个例子你看一看，主要是看思路
比如
--首先创建一个表，用来测试
create table test002
(
content varchar(10)
)
GO
--然后在这个表上创建一个INSERT触发器，如果当前时间小于18点则不执行任何触发 *** 作，如果大于等于18点则输出'do something'，你根据实际情况编写要执行的 *** 作即可
create trigger tg_test002
on test002
for insert
as
if datepart(hour,getdate())<18
return
print 'do something'

FPGA内部有N个PLL电路(一般1到4)，PLL可以倍频或分频。50M输入经过内部PLL电路4倍频，就可以得到200M的时钟。200M并不是数据吞吐量，是时钟周期。
　在FPGA内部，当时钟信号到来时，电平敏感事件可以处理高电平和低电平的事件，边沿触发只可以处理上升沿或者下降沿的事件。如果你把时钟当成开关信号，实际上电平事件一个时钟周期的高电平和低电平都可以处理事件。边沿事件一个时钟周期只可以处理一组数据，当然上述的前提是FPGA内部只设计了一组电路，如果设计了多组电路，那数据吞吐相应提高。至于你的电路速度其实还和你的设计有关系的。
　FPGA是并行处理电路，没有数据量的概念，请不要和CPU，单片机的概念混淆起来，应该把FPGA想像成一块PCB上安装了很多互联的TTL芯片，因此数据吞吐是由你的设计电路来决定的。

一、74LS175的工作原理：

74LS175为4D触发器。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。

电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。

二、电路图：

因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。

扩展资料：

D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。

电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。

而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。

边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。

参考资料来源：百度百科-D触发器

三种

第一种：当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q非=0，即触发器置1

第二种：当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。

第三种：CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D非，Q6=Q5非=D。

扩展资料：

D触发器的脉冲特性

1）建立时间

由于CP信号是加到门G3和G4上的，因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来

而G6的输出状态需要经过两级门电路的传输延迟时间才能建立，因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足：tset≥2tpd。

2）保持时间

为实现边沿触发，应保证CP=1期间门G5的输出状态不变，不受D端状态变化的影响。为此，在D=0的情况下，当CP上升沿到达以后还要等门G3输出的低电平返回到门G5的输入端以后，D端的低电平才允许改变。因此输入低电平信号的保持时间为tHL≥tpd。

在D=1的情况下，由于CP上升沿到达后G4的输出将G3封锁，所以不要求输入信号继续保持不变，故输入高电平信号的保持时间tHH=0。

3）传输延迟时间

从CP上升沿到达时开始计算，输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间tPLH分别是:tPHL=3tpdtPLH=2tpd。

参考资料：

百度百科——D触发器

SQL触发器 只能触发SQL本身的功能
不能触发其他应用程序
如果是执行SQL语句之类的你可以如下 *** 作
在 SQL资源管理器-- 管理 -- 维护和计划 --新建维护计划 --选择TSQL语句，意思是执行一条或多条SQL语句
SQL语句 必须是 （数据库名dbo表名字段）
另外,团IDC网上有许多产品团购,便宜有口碑

after和before。根据查询触发器的相关信息得知，触发器中触发时间包括after和before。触发器（trigger）是SQL server 提供给程序员和数据分析员来保证数据完整性的一种方法，它是与表事件相关的特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发。

SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时（SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效），不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0。

当SD=0且RD=1（SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。

扩展资料：

该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。

与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 /span>。由基本RS触发器的逻辑功能可知，Q=Q3非=D。

由于CP信号是加到门G3和G4上的，因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。

输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来，而G6的输出状态需要经过两级门电路的传输延迟时间才能建立，因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足：tset≥2tpd。

---