用FPGA编写12864显示的程序，跪求。。。可以显示就行，内容可以是字母。。谢谢

/LCD12864显示程序
此程序控制LCD12864液晶屏,IC为KS0108或兼容型号
图形文件获取方法:
在字模提取V21软件中 ,导入一幅12864黑白图像
参数设置：
参数设置->其它选项，选择纵向取模，勾上字节倒序，保留逗号,
取模方式为C51。
将生成的数组通过keilc等C编译软件,在编译软件中新建一工程,写入源程序如下:
unsigned char code tab[]=
{
//图像数据
}
编译此工程将得到hex文件在QII中使用lpm_rom宏功能模块中调用此hex文件

/
module newlcd(clock,rst_n,rs,rw,en,data,lcd_cs);
// I/O口声明
input clock; //系统时钟
input rst_n; //复位信号
output[1:0] lcd_cs; //
output rs; //1：数据模式；0：指令模式
output rw; //1：读 *** 作；0：写 *** 作
output en; //使能信号，写 *** 作时在下降沿将数据送出；读 *** 作时保持高电平
output[7:0] data; //LCD数据总线
// I/O寄存器
reg rs;
reg en;
reg[1:0] lcd_cs;
reg[7:0] data;
//内部寄存器
reg[3:0] state; //状态机
reg[3:0] next_state;
reg[20:0] div_cnt; //分频计数器
reg[9:0] cnt; //写 *** 作计数器
reg cnt_rst; //写 *** 作计数器复位信号
wire[7:0] showdata; //要显示的数据
reg[1:0] cs_r;
reg [2:0] page_addr;
reg [5:0] row_addr;
//内部网线
wire clk_div; //分频时钟
wire clk_divs;
wire page_done; //写一行数据完成标志位
wire frame_done; //写一屏数据完成标志位
wire left_done;
//状态机参数
parameter idle =4'b0000,
setbase_1 =4'b0001,
setbase_2 =4'b0011,
setmode_1 =4'b0010,
setmode_2 =4'b0110,
SETpage_addr_1 =4'b0111,
SETpage_addr_2 =4'b0101,
SETrow_addr_1 =4'b1101,
SETrow_addr_2 =4'b1111,
write_right_1 =4'b1110,
write_right_2 =4'b1010,
write_nextpage_1 =4'b1011,
write_nextpage_2 =4'b1001,
wr_data_1 =4'b0100,
wr_data_2 =4'b1100;
// set_1 =4'b1000;

//代码开始
assign rw = 1'b0; //对LCD始终为写 *** 作
//时钟分频
always@(posedge clock or negedge rst_n)
begin
if(!rst_n)
div_cnt <= 0;
else
div_cnt <= div_cnt+1'b1;
end

assign clk_div = (div_cnt[15:0] == 20'h7fff);

//状态机转向
always@(posedge clock or negedge rst_n)
begin
if(! rst_n)
state <= idle;
else if(clk_div)
state <= next_state;

end
//状态机逻辑
always@(state or page_done or left_done or frame_done or cnt or showdata or page_addr or row_addr or cs_r)
begin
rs <= 1'b0;
en <= 1'b0;
lcd_cs <= cs_r;
cnt_rst <= 1'b0;
data <= 8'h0;
case(state)
idle:
begin
next_state <= setbase_1;
cnt_rst <= 1'b1;
end

//初始化LCD
setbase_1: //基本指令 *** 作
begin
lcd_cs <= 2'b11;
next_state <= setbase_2;
data <= 8'hc0;
en <= 1'b1;
end

setbase_2:
begin
lcd_cs <= 2'b11;
next_state <= setmode_1;
data <= 8'hc0;
end
//

setmode_1:
begin
lcd_cs <= 2'b11;
next_state <= setmode_2;
data <= 8'h3f;
en <=1'b1;
end

setmode_2:
begin
next_state <= SETpage_addr_1;
data <= 8'h3f;

end

//
SETpage_addr_1: //设置页地址
begin
next_state <= SETpage_addr_2;
data <= ;
en <= 1'b1;
end

SETpage_addr_2:
begin
next_state <= SETrow_addr_1;
data <= ;
end

SETrow_addr_1: //设置列地址
begin
next_state <= SETrow_addr_2;
data <= ;
en <= 1'b1;
end

SETrow_addr_2:
begin
next_state <= wr_data_1;
data <= ;

end
//
/
write_right_1: //写完左半屏64个,换为右半屏显示
begin
next_state <=write_right_2;
row_addr <= 0;

end

write_right_2:
begin
next_state <= SETpage_addr_1;
end

//
write_nextpage_1: //写完全一行128个
begin
next_state <=write_nextpage_2;
row_addr <= 0;
end

write_nextpage_2:
begin
next_state <= SETpage_addr_1;
end
/
//
wr_data_1: //写数据到图形显示区
begin
next_state <= wr_data_2;
rs <= 1'b1;
en <= 1'b1;
data <= showdata;
end

wr_data_2:
begin
rs <= 1'b1;
data <= showdata;
if(left_done) //写完左半屏数据64个
begin
if(page_done) //写完一页数据128个
begin
if(frame_done) //写完一屏数据（8页）
next_state <= idle;
else
// next_state <= write_nextpage_1;
next_state <= SETpage_addr_1;
end
else
// next_state <= write_right_1;
next_state <= SETpage_addr_1;
end
else
next_state <= wr_data_1;
end
default: next_state <= idle;
endcase
end
//

always@(posedge clock)
begin
if(clk_div)
begin
if(cnt_rst)
begin
cnt <= 0;
end
else if(state == wr_data_2)
begin
cnt <= cnt+1'b1;
end

end
end
//
always@(posedge clock or negedge rst_n)
if(!rst_n)
begin
cs_r <= 2'b01;
page_addr <= 0;
end
else
if(clk_div && (state == wr_data_2))
if(page_done)//
begin
cs_r <= 2'b01;
page_addr <= page_addr + 1'b1;//一页写完时写下一页
end
else
if(left_done)
begin
cs_r <= 2'b10;
end
//
//
assign left_done = (cnt[5:0] == 6'd63); //写完左半屏数据64个
assign page_done = (cnt[6:0] == 7'd127); //写完一页数据128个
assign frame_done = (cnt[9:4] == 7'h3f); //写完一屏数据
//
//
//调用ROM（数据）
rom rom(address(cnt+'d8),clock(clock),q(showdata));
endmodule
开发板例程 自己看吧
我可以帮助你，你先设置我最佳答案后，我百度Hii教你。

FPGA是一种可编程逻辑设备，可以被用于实现各种电子电路。要从零设计一颗简单的FPGA芯片，需要经过以下步骤：

确定需求：首先，需要确定FPGA芯片需要实现什么功能。这将有助于确定芯片的规格，包括芯片大小、输入/输出接口和逻辑资源数量等。

选择开发工具：选择一种FPGA开发工具，例如Xilinx Vivado或Altera Quartus，以便开始设计。

设计原理图：使用开发工具，设计FPGA芯片的原理图。原理图是一种图形化表示电路的方式，其中包含连接元件的线和元件的符号。

编写HDL代码：HDL是硬件描述语言，类似于软件编程语言，可以用于描述电路行为。使用HDL编写代码来实现芯片的逻辑功能。

模拟和验证：使用开发工具提供的仿真工具来验证设计的正确性。这可以帮助检查逻辑是否正确，并找出任何问题。

约束设计：设计约束是一种方法，可将设计约束到可靠的时序，电气和物理要求。它还可以确保电路实现的高性能和可靠性。

实现设计：一旦确认设计的正确性，将HDL代码合成为FPGA的bit流。这个过程可以将代码翻译成FPGA可以理解的语言。

下载并验证：最后，将bit流下载到FPGA芯片中，验证设计是否按预期工作。

需要注意的是，FPGA设计是一项复杂的任务，需要深入了解电路设计和计算机科学的基础知识。此外，需要掌握FPGA开发工具的使用方法。

这个一个很简单的用verilog实现的四个LED轮流闪的程序。
实现的原理是将输入的高频时钟clk做2500000分频，分成肉眼能识别的频率，然后驱动四个LED灯依次闪灯。
代码输入输出好几个管脚都么有使用，建议去掉。有其他问题随时提问，欢迎采纳。

---