与软件描述语言相比 verilog有什么特点

特点分为如下三点：

1．能够准确、简明地描述不同抽象层次的设计系统，如系统层次、行为层次、RTL（寄存器传输层次）层次、门级和开关级。

2．能够对各个抽象层次的描述进行仿真验证，及时发现可能存在的设计错误，缩短设计周期，保证整个设计过程的正确性。

3．因为代码描述与特定的过程无关，所以它促进了设计的标准化，提高了设计的可重用性。如果你有C语言的编程经验，可以在很短的时间内学习和掌握VerilogHDL。因此，VerilogHDL可以作为学习HDL设计方法的入门和基础。

扩展资料：

VerilogHDL语言不仅定义了语法，而且每种语法结构都定义了清晰的仿真、仿真语义。

因此，用这种语言编写的模型可以使用Verilog仿真器进行验证，该语言从C编程语言中继承了多个 *** 作符和结构，VerilogHDL提供了扩展的建模功能，其中许多功能最初很难理解。

然而，VerilogHDL的核心子集非常容易学习和使用，这对于大多数建模应用程序来说已经足够了。

4选1数据选择器使用两位地址码A1A2产生4个地址信号，由A1A2等于“00”、“01”“10”“11”来选择输出。输入信号：4个数据源d0、d1、d2、d3。两位地址码a[1..0]；使能端g。输出信号：输出选择则端y。

真值表如下：

程序代码：

module  mux4（y，d0，d1，d2，d3，g，a）；

output y；

input d0，d1，d2，d3；

input g；

input [1:0] a；

wire notal，nota0，x1，x2，x3，x4；

not（notal，a[1]）；

（notal，a[0]）；

and （x1，d0，notal，nota0）；

（x2，d1，notal，nota[0]）；

（x3，d2，a[1]，nota0）；

（x4，d3，a[1]，nota[0]）；

or （y1，x1，x2，x3，x4）；

and （y，y1，g）；

endmodule

扩展资料

语言要素：

Verilog的设计初衷是成为一种基本语法与C语言相近的硬件描述语言。

这是因为C语言在Verilog设计之初，已经在许多领域得到广泛应用，C语言的许多语言要素已经被许多人习惯。一种与C语言相似的硬件描述语言，可以让电路设计人员更容易学习和接受。

不过，Verilog与C语言还是存在许多差别。另外，作为一种与普通计算机编程语言不同的硬件描述语言，它还具有一些独特的语言要素，例如向量形式的线网和寄存器、过程中的非阻塞赋值等。总的来说，具备C语言的设计人员将能够很快掌握Verilog硬件描述语言。

参考资料来源：《基于Quartus II 的数字系统VerilogHDL 设计实例详解》 周润景 苏良碧 编著

电子工业出版社  第5章 组合逻辑电路设计范例  5.3 数据选择器

参考资料来源：百度百科--数据选择器

参考资料来源：百度百科--Verilog HDL

---