DDS芯片AD9830主要有哪些应用电路？

AD9830的原理及在中波激励器中的应用#

陈治鹏董天临

(华中科技大学电信系430074)

摘要

VCSMHir2IMMK

从DDS原理分析着手，着重介绍了 AD9830R的特点、用途以及与其它频率合成器的比较。最后给出了 AD9830在中波激励中的应用实例及使用中的注意事项。实验诬明，AD9830在中波领域可得到广泛应用。

X*►*><■« JMMT |KM«私

关键词中波激励器控制直接数字频率合成(DDS)

1概述

中波激励器是发射端的重要组成部分， 它主要为发射机提供射频信号源，完成信息 的处理。其具体实现方法是先形成发射部分 所需的各种调制信号，再将信号频率从音频 搬移到所需的发射频率，并初步提髙功率以 驱动开关功率放大器。激励器关键部分包括 频率合成、微机控制以及信号通道等部分。 AD9830是ADI公司生产的直接数字频率合 成器件。它具有换频速度快、频率分辨率高 (频率步进间隔小）、相位噪声低、体积小、重 量轻等特点，虽然它的输出频率范围不是很 宽，对于中波300KHZ〜3MHz频段，用 AD9830作为激励或接收部分的频率合成单 元是非常合适的。

2直接数字频率合成原理分析

直接数字频合器包括系统时钟源、相位 增量计算器、相位累加器、波形查找器、数模 转换器（DAC)和低通滤波器等部分组成，其 内部过程如图1所示。

图1 DDS内部过程示意图 在实际应用中，它的计算公式为 f。=K*fc/2N=A少 *fc/2N，其中: fo——为输出频率 N——为相位累加器位数 K——为不变量或相位增量值(AO) fc 为系统时钟

从上式可看出，DDS实际是经过两次变 

陈治鹏等：AD9830的原理及在中波激励器中的应用

换： 位序列。这个过程一般由一个以f£作时钟的

(1) 从不变量K以时钟ft产生量化的相 N位相位累加器来实现，如图2所示。

相位量化序列

N

c

图2相位累加过程图

(2)从离散量化的相位序列产生对应的 正弦信号的离散幅度序列。这个过程可由 EPROM波形存储表的寻找来实现，如图3 所示。

r-rr；一~正弦幅度量化序列 相位ft化序列地址数据 S (n> ^

1 EPROM ^

图3相位转变为椹度过程图 其中，不变量K就是相位增童，又称频 率控制字，在CPU控制下，把量化的数字波 形经D/A变换，最后通过低通滤波或带通滤 波器平滑就可得到频率为f。=K^fc/2N = △<D ^ fc/2N的正弦信号。当K = 1时，DDS输 出最低频率，为fc/2N，也就是频率分辨率。所 以，只要N足够大，fe尽量小,DDS就可以得 到很少的频率间隔，AD9830的N为32。由 此可见，要得到不同输出频率，只要在CPU 的控制下改变K即可。

3各种频合器的比较分析

目前，按频合器的形式可分为：直接式、 集成锁相环式和直接数字式(DDS)三种。直 接式是将一个高稳定度和高准确度的标准频 率经过加、减、乘、除四则运算，产生同样稳定 度和精确度的多个频率。它的优点是换频速 度快，分辨率可做到很高，可做到微秒级的换 频速度，而且相位噪声特性好，但组合干扰信 号多，不容易抑制。另外，它还有一个致命弱 点是:成本髙、电路结构复杂、体积大。锁相式 频合器具有体积小、电路简洁、杂波抑制高的 特点，还具有窄带跟踪滤波能力，因而频谱可 做得很好，但由于环路附加噪声的影响，在环 路带宽内相位噪声特性很差，在环路带宽外 则取决于VCO的相噪特性。如果要改善相 位噪声，就必须压窄环路带宽，因而它的换频 速度不可能做得很快。近几年，随着超大规模 集成电路、髙速数字信号处理和高精度高速 数模转换器(DAC)技术的发展，直接数字频 率合成技术已愈加成熟，已广泛得到应用。 DDS是通过在更高频率上累加相位来产生 所需的正弦或余弦信号。它与系统时钟（标 频）具有同样的频率稳定度和精确度。因而， 它具有换频速度快，频率分辨率高，体积小和 重量轻等优点。其不足之处在于：

(1) 输出频率范围窄。

(2) 工作频段低时，虚假分量大，且频率 越髙，杂散分量越大。但对于中波来说,频段 在300KH〜3MHz，频带为2. 7MHz，不宽， 频率也不髙。所以，采用DDS技术完全可行。 至于如何提髙它的频谱纯度，可从如下几个 方面做文章：

①改善时钟源的相位噪声（由标频决

定）；

②提髙相位值的位数（由选用的DDS器 件决定）；

③提髙DAC的线性度和减少其杂散分

量；

④低通滤波器（LPF)的设计、电路板的 布排上应避免耦合和分布参数。 

4 DDS部分具体设计图

AD9830最高时钟为50MHZ，根据奈奎 斯特定律，理论上，AD9830的最高输出频率

为50X50% = 25(MHz)。但实际上的最高输 出频率为50X40% = 20(MHz)，正好适用于 中波频段。用AD9830作为频合器的典型电 路原理图见图4。

 

图4频合器的典型电路原理图

每位

FREO<».1>^

PHASERI.<KL2.3>-(»

数棋S FREG<0>»fou织* 2,2

FREO<J>-foi«»|/re*252 PHASERKO<V0>-l)l:LTA HASE<0,1 «2,3>

选择数据淞 设实丨.SELECT SETPSKUU^EU

6 MCLK CYCLES 的等待

DAC输出

图5 AD9830内部程序流程图 

滤波器采用7阶切比雪夫楠圆型低通滤 波器，晶振采用标准的5M高精确度、髙稳定 度、低相噪的温补晶振，达10—数量级。电路 说明：5M的标频经过4倍频得到20M标准 信号，作为DDS系统的时钟源，AD9830在 中央CPU的控制下产生一个个的离散相位 荇巩、鬼败热资为别杂故"h焦故纸鸩後荇巩。 这些离散幅度序列经芯片内部DAC变换出 模拟信号，最后经过一个5M的低通滤波器 平滑处理，得到频段为300KHz〜3MHz、间 隔为100Hz的频点信号。

AD9830将DAC集成在芯片内部，这样 省去了外接数模转换器。可降低相位噪声，提 高频谱纯度。AD9830相位累加器为32位， 正弦波形查找相位截取为16位，数字化波形 截取为12位,DAC数据为10位。所以，可计 算出频率分辨率Af = 20MHz/232免 0.0046566，相位噪声下降为20X/g5/2 = 7. 96dB，再经DDS处理，产生300K〜3MHz (称为fg)的信号，相位噪声改善为20X/g (fs/fg) = 36. 48dB〜16. 48dB(£s 为 20M), 综合两者，可算出输出信号的相位噪声比标 频改善了 8. 52〜28. 52dB。该DDS内部程序 流程如图5所示。 - 激励器的主要技术性能如下：

频率范围：300KH2〜3MHz 频率间隔：100Hz 频率准确度：5X10~8/

频率稳定度：1X10_8/日

输出幅度：在50D负载上输出有效值

工作种类：一路下边带汉字或数据报 边带响应：500〜900Hz内 波动<0. 5dB 300〜3000Hz 内 波动<1. 5dB 载波抑制：>55dB 三阶互调失真：< — 45dB 无用边带抑制：>60dB 谐波分量：二次谐波波动<_50dB

三次以上谐波波动< —55dB 杂散抑制：>60dB

根据以上性能和功能要求，我们设计的 激励器可细划为如下几个部分:标频源、直接 式数字频率合成器、控制系统、信号通道、信 源处理以及供电系统等。具体系统原理如图 6所示：

图6中，键盘的 *** 作、频点的选择以及工 作频率方式的显示等都由CPU统一管理， 键盘采用轻触薄膜开关键盘，用柔性线路板 将引线引到键盘和显示控制器上，显示采用 数码或液晶显示。由于80C52片内有4K的 内部存储器，故全部的控制及显示程序可集 中放到CPU的内部，也可外接EPROM。如 程序放在CPU的内部， *** 作更简洁、运行更 安全、速度更快。缺点是硬件维修和软件更改 不方便。在软件设计中，我们尽量避免死机和 错误跳转，在DDS算法设计上，力求提高换 频时间和计算精度。其主程序和中断子程序 控制流程如图7所示。

 

图7 (a)主程序流程图

(b)中断子程序流程图

6结论

综上所述，AD9830作为中波激励或接 收的频合单元非常合适，即使在其它频段（如 短波、甚低频、长波等），它也可以得到广泛应 用。

控制流程图(FLOW CHART，简称FC)又称框图，它是历史最悠久、最常使用的程序细节描述工具。

http://web.nuist.edu.cn/courses/glxxxt/mis_files/sys_design_2_6.htm

程序流程图是人们对解决问题的方法、思路或算法的一种描述。

http://www.ahzk.net/wlzx/%E5%90%88%E5%B7%A5%E5%A4%A7/%E6%B1%87%E7%BC%96%E8%AF%AD%E8%A8%80%E7%A8%8B%E5%BA%8F%E8%AE%BE%E8%AE%A1/huibian/chapter42.htm

这里不能付图.

ADC_CONTR = ADC_POWER | ADC_SPEEDLL | ADC_START | ch //开始转换

这是用STC单片机内部A/D转换电路进行A/D转换时，要给A/D控制寄存器ADC_CONTR写启动转换命令，ADC_CONTR是ADC控制寄存器，其中的每一位的作用见下图，而这行语句前面肯定要有定义每一位状态的语句，或用#define宏定义了各位的值。

---