quartus中dll为啥写入不了

软件出现故障。

在xilinx的FPGA芯片中采用DLL做时钟管理，Altera则采用PLL。在一些高端altera芯片，如StratixII中同时弊宏采用PLL和DLL做时钟肆卜胡管理。

编译裂拦quartus的DDR2IP核，编译报告显示该IP核使用了DLL，表明在quartus中是可以调用DLL的，由于板卡的布线问题以及等别的问题，时钟沿是对不准这个有效窗口的，而apll和xdll不能提供这么细分的相位延迟，而且输入延迟是预先设定好的，无法改变。

可以肯定，这不是你自己写的梁知卜代码的问题。

这种情况最大的可能就是quartus软件有问题或者电脑有问题，即使“在寝室其他程序也能正常通过”也还是要这样怀疑。可能不同的设计用到的软件资源不一橡穗样，综合时需要的内存和及其它硬件资源不一样，出这样的问题不奇怪。

如果是整个工程拷贝回宿舍的，可以试试看在综合前 先点一下project菜单下的 clean project。

或者干脆利猛禅用原来的源文件重建工程。

---