Linux如何及时响应外部中断

FPGA每隔100us给运行linux的ARM一个中断，要求在20us内响应中断，并读走2000*16bit的数据。

目前主要的问题是，当系统同时发生多个中断时，会严重影响linux对FPGA中断的响应时间。如何解决？

1、首先想到了ARM的FIQ，它可以打断IRQ中断服务程序，保证对外部FIQ的及时响应。但是发现linux只实现了IRQ，没有显示FIQ。

linux是从devicetree读取中断号，加入中断向量表的。

interrupts = <0x0 0x32 0x0>中的第一个字段0表示非共享中断，非零表示共享中断，SDK产生的dts统一为0，此时第二字段的值比XPS中的小32；如果第一字段非零，则第二字段比XPS小16.

最后字段表示中断的触发方式。

IRQ_TYPE_EDGE_RISING=0x00000001,

IRQ_TYPE_EDGE_FALLING=0x00000002,

IRQ_TYPE_LEVEL_HIGH=0x00000004,

IRQ_TYPE_LEVEL_LOW=0x00000008,

很明显，devicetree根本没有提供通知linux有FIQ的渠道。

2、再来看linux的IRQ

linux的中断分为上半部和下半部，上半部运行在IRQ模式，会屏蔽所有中断，下半部运行在SVC模式，会重新打开中断。

也就是说，当一个中断的上半部正在运行时（不能再次响应中断），FPGA的中断是不能被linux响应的；

反过来，当FPGA中断的上半部正在运行时（不能再次响应中断），其他的中断也不能被linux响应；

unsigned long flags

...

local_irq_save(flags)

....

local_irq_restore(flags)

3.

ARM有七种模式，我们这里只讨论SVC、IRQ和FIQ模式。

我们可以假设ARM核心有两根中断引脚（实际上是看不见的），一根叫 irq pin, 一根叫fiq pin.

在ARM的cpsr中，有一个I位和一个F位，分别用来禁止IRQ和FIQ的。

先不说中断控制器，只说ARM核心。正常情况下，ARM核都只是机械地随着pc的指示去做事情，当CPSR中的I和F位为1的时候，IRQ和FIQ全部处于禁止状态。无论你在irq

pin和fiq pin上面发什么样的中断信号，ARM是不会理你的，你根本不能打断他，因为他耳聋了，眼也瞎了。

在I位和F位为0的时候，当irq

pin上有中断信号过来的时候，就会打断arm的当前工作，并且切换到IRQ模式下，并且跳到相应的异常向量表（vector)位置去执行代码。这个过程是自动的，但是返回到被中断打断的地方就得您亲自动手了。当你跳到异常向量表，处于IRQ的模式的时候，这个时候如果irq

pin上面又来中断信号了，这个时候ARM不会理你的，irq

pin就跟秘书一样，ARM核心就像老板，老板本来在做事，结果来了一个客户，秘书打断它，让客户进去了。而这个时候再来一个客户，要么秘书不断去敲门问，要么客户走人。老板第一个客户没有会见完，是不会理你的。

但是有一种情况例外，当ARM处在IRQ模式，这个时候fiq pin来了一个中断信号，fiq

pin是什么？是快速中断呀，比如是公安局的来查刑事案件，那才不管你老板是不是在会见客户，直接打断，进入到fiq模式下，并且跳到相应的fiq的异常向量表处去执行代码。那如果当ARM处理FIQ模式，fiq

pin又来中断信号，又就是又一批公安来了，那没戏，都是执法人员，你打不断我。那如果这个时候irq

pin来了呢？来了也不理呀，正在办案，还敢来妨碍公务。

所以得出一个结论： IRQ模式只能被FIQ模式打断，FIQ模式下谁也打不断。

在打不断的情况下，irq pin 或 fiq pin随便你怎么发中断信号，都是白发。

所以除了fiq能打断irq以外，根本没有所谓中断嵌套的情况。

Linux不用FIQ,只用到了IRQ。但是我们有时候一个中断需要处理很长时间，那我们就需要占用IRQ模式那么长的时间吗？没有，linux在IRQ模式下只是简单的记录是什么中断，马上就切换回了SVC模式，换句话说，Linux的中断处理都是在SVC模式下处理的。

只不过SVC模式下的ISR上半部关闭了当前中断线，下半部才重新打开

所谓中断是指CPU在执行程序的过程中，出现了某些突发事件急待处理，CPU必须暂停当前程序的执行，转去处理突发事件，处理完毕后又返回原程序被中断的位置继续执行。根据中断的来源，中断可分为内部中断和外部中断，内部中断的中断源来自CPU内部（软件中断指令、溢出、除法错误等，例如， *** 作系统从用户态切换到内核态需借助CPU内部的软件中断），外部中断的中断源来自CPU外部，由外设提出请求。根据中断是否可以屏蔽，中断可分为可屏蔽中断与不可屏蔽中断（NMI），可屏蔽中断可以通过设置中断控制器寄存器等方法被屏蔽，屏蔽后，该中断不再得到响应，而不可屏蔽中断不能被屏蔽。

根据中断入口跳转方法的不同，中断可分为向量中断和非向量中断。采用向量中断的CPU通常为不同的中断分配不同的中断号，当检测到某中断号的中断到来后，就自动跳转到与该中断号对应的地址执行。不同中断号的中断有不同的入口地址。非向量中断的多个中断共享一个入口地址，进入该入口地址后，再通过软件判断中断标志来识别具体是哪个中断。也就是说，向量中断由硬件提供中断服务程序入口地址，非向量中断由软件提供中断服务程序入口地址。

嵌入式系统以及x86PC中大多包含可编程中断控制器（PIC），许多MCU内部就集成了PIC。如在80386中，PIC是两片i8259A芯片的级联。通过读写PIC的寄存器，程序员可以屏蔽/使能某中断及获得中断状态，前者一般通过中断MASK寄存器完成，后者一般通过中断PEND寄存器完成。定时器在硬件上也依赖中断来实现，典型的嵌入式微处理器内可编程间隔定时器（PIT）的工作原理，它接收一个时钟输入，当时钟脉冲到来时，将目前计数值增1并与预先设置的计数值（计数目标）比较，若相等，证明计数周期满，并产生定时器中断且复位目前计数值。

---