在软件右边界面有个选项,点击添加自己需要用到模块即可。
在界面右边选择files选项,点击device这个选项后下拉就会出现一些需要用到模块,将其自己所要转换成代码的内容添加生成即可。
切记转换生成代码文件点击右键一个选项creat。
我用的quartus17
看到这个IP Components,点击后出现以下界面
双击这一行“pll ALTPLL”就会出现ALTPLL配置界面,这个界面是你之前配置过的界面
把程序编译通过以后,打开VHDL文件,选File->Creat/Update->Create Symbol Files for Current File;
选File->New,在Device Design Files下选Block Diagram/Schematic File空白处双击,选择刚刚建立的符号名即可。
如果你的程序中,只有连线的话就可能出现如下的情况,一般只用一个与门在程序中,应用单元数也不会是0的。
如果你的程序不仅仅是连线,那么可能是你的project中没有包括所有你想要的文件,只是把头文件的连线写了进去,那样的话利用率一般就是这样一种情况噢~~~
1/10
执行菜单File-Open Project…命令,在quartus中打开一个设计项目
2/10
执行菜单Tools-Megawizard Plug-In Manager…命令,打开Megawizard Plug-In Manager设置向导
3/10
这里我们是添加一个全新的宏模块,所以选择Creat a new custom megafunction variation,点击next按钮
4/10
右上方会显示你所用的芯片系列,在左侧树形列表里选择你需要的宏模块,这里选择Memory Compiler-FIFO先进先出模块,选择所要生成的语言和FIFO模块的存储路径及文件名,点击next按钮
5/10
How wide should the FIFO be后填写你建立的FIFO位宽多少,How deep should the fifo be后填写你的FIFO深度,也就是能装多少个数据,下一步next
6/10
一般情况下,FIFO输出我们只选择数据q[#:0]和empty就可以了,所以去掉empty以为所有项目前的对勾,下一步next
7/10
这一步可以默认设置不变,下一步next
8/10
一般情况下在page 6 of 8 中选择Yes(best speed),下一步next,page7 of 8默认不变,下一步next
9/10
宏模块向导最后一步,这里会显示向导生成的所有文件名,及其描述,一般情况下默认即可,点击finis保存并退出向导
以上就是关于quartus怎么转代码全部的内容,包括:quartus怎么转代码、在Quartus II 15.0下怎样修改一个已经建立了的PLL模块、在Quartus II中如何将VHDL代码转换成可视图形等相关内容解答,如果想了解更多相关内容,可以关注我们,你们的支持是我们更新的动力!
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)