FPGA 在一个时钟周期可以读取多个RAM数据吗

可以的。处理得好的话可以读很多个。

比如你按下面的思路做，可以在一个时钟周期内读2个：

假设有一时钟A，你想在A的上升沿到来时读1个，在下降沿到来时再读1个。你设立一个2 bit的变量i，然后你用一个周期远小于A的时钟B来监测A(具体监测方法可以是：当B的上升沿到来时，将i的低位左移一位，使其变为i的高位，然后将A的电平值赋给i的低位)，这样，当A为低电平时，i="00"，当A上升沿到来时，i="01"，当A为高电平时，i="11"，当A下降沿到来时i="10"。

然后你就可以在i="01"时从RAM读一个数据，在i="10"时再读一个数据。

这样就实现了在A的一个周期内从RAM读了2个数据。

至于是否是RAM的地址改变了就可以读出数据，还要看RAM的datasheet，弄清楚它是如何读数如何存数的。

——MediedLee

所谓的FPGA内部RAM可以有两种理解：其一指FPGA内部的硬件资源，这个无法采用硬件语言对其进行 *** 作，只能通过软件综合器调用；其二可以通过调用IP核在FPGA内部虚拟出一个RAM，对此RAM的 *** 作等同于对外RAM的读写 *** 作。

以上就是关于FPGA 在一个时钟周期可以读取多个RAM数据吗全部的内容，包括:FPGA 在一个时钟周期可以读取多个RAM数据吗、verilog 对FPGA内部RAM *** 作、等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！