一个蓝屏测试程序,部分代码没看懂,高手看下!!

一个蓝屏测试程序,部分代码没看懂,高手看下!!,第1张

呵呵怎么看起来象我的代码

i没有初值, VB默认是0的

让i mod 4再去+1, 也就是让i始终是在1,2,3,4之间循环了配合下面的choose语句,就会让窗体标题上多一个动态的小棍呵

timer是一个函数, 计算从当天的0点开始到现在的秒数

我在程序启动时,添加了一个变量starttime ,用来记录启动时的时间, 然后在Timer1控件的事件中,使用Timer - starttime, 来检验是否经过了60秒了如果到时,就执行需要的事件了

还有什么没看懂呢

module mul3_testbench ; //定义一个没有输入输出端口的测试平台

reg a2,a1,a0,b2,b1,b0; //被测模块的input端口,改为对应的 reg寄存器做输入信号

wire p5,p4,p3,p2,p1,p0; //被测模块的output端口,改为对应的wire型

initial begin // 初始化所有 输入信号的寄存器值

a2= 0;

a1=0;

a0 =0;

b2 =0;

b1= 0;

b0 =0;

#50 //一般延迟较长时间后,应该使复位信号不复位系统正常工作,但你没有复位信号

end

// 初始化模块结束后一般时序电路仿真是产生时钟信号,

//这是纯组合逻辑没有时钟信号就省略了

//然后就可以根据你所需要验证的功能在此位置编写initial块或always块给reg 型

//的输入信号赋值的相关逻辑,观察wire型输入信号的值

//---------------------------调用被测对象,格式如一般元件调用-------------------

mul3 DUT( a2(a2),

a1(a2),

a0(a0),

b2(b2),

b1(b2),

b0(b0),

p5(p5),

p4(p4),

p3(p3),

p2(p2),

p1(p1),

p0(p0)

);

endmodule

// 最后的提示,你的程序里定义了整数型变量,其实是不好的用法,甚至不能被正确综合,

//可以用等值的reg 型变量来替代,即使你定义成整数型,实际上也是被综合成reg型的,

//另外,一般可综合代码中最好不要用for语句,个人认为你的代码会完全功能不正常的

以上就是关于一个蓝屏测试程序,部分代码没看懂,高手看下!!全部的内容,包括:一个蓝屏测试程序,部分代码没看懂,高手看下!!、关于verilog的仿真测试程序编写、等相关内容解答,如果想了解更多相关内容,可以关注我们,你们的支持是我们更新的动力!

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/zz/10628305.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-05-10
下一篇 2023-05-10

发表评论

登录后才能评论

评论列表(0条)

保存