quartus2 AS模式下烧录程序

1 拉低nCONFIG

2 查询nSTATUS，直至其为低

3拉高nCONFIG

4 查询nSTATUS，直至其为高

5 开始按照从低比特至高比特的顺序，控制DCLK和DATA往FPGA送数据。每送一个比特都查询nSTATUS，发现一直为高，从来没有低过。

6 当我发送完成所有数据后，查询CONF_DONE，为低，FPGA时钟无正确的程序

是静电导致的错误。

这很容易碰到，一般是静电导致的错误，简易放在接地的金属外壳上静置一个小时，再刷进程序试试。

该软件支持MAX7000和MAX3000等乘积项器件，软件体积缩小，运行速度加快，采用快速适配选项缩短编译时间。

FPGA每次上电都是初始未编程状态，需要从外部eeprom读取信息进行初始化配置。

我们下载FPGA有两种：

JTAG 直接把FPGA配置文件传给FPGA芯片，下载好之后立刻运行，但是断电后，配置丢失，依旧从eeprom里读取上一次的配置。

AS烧录 把FPGA配置文件写入EEPROM芯片内，FPGA本身还是没有功能的，需要断电后，重新上电，从eeprom读取配置，就能正确执行了。

eeprom是可擦写的。

楼上的，什么是jic都不知道，就不要占沙发了。jic是altera的FPGA烧写文件，可以把NIOS和FPGA程序合并，然后搞成一个jic文件，再烧写到板子的EPCS4之类的FLASH中，这样板子上电就可以自动加载NIOS程序和FPGA程序了。

具体问题，可以发邮件给我：keyboard660@163com

FPGA的中译名是现场可编程门阵列，这些阵列的通断开关是由SRAM来控制的。你下载下去的文件实际上是写在了这个SRAM里面。SRAM每一bit控制阵列中的一个开关。既然是基于SRAM当然可以多次烧录了。

一般的FPGA掉电是不能保存的。因为SRAM里的信息是靠半导体间的电容来记录的。一掉电信息就没了。而能保存的FPGA目前是由于其内部有FLASH存储器如XILINX的SPARTAN3AN系列LATTICE的MACH XO系列。或者是由于采用了外部EEPROM或者FLASH的配置模式，把烧结文件放到了非易失的外部FLASH或者EEPROM中了。上电之后从FLASH或者EEPROM中把烧结文件读取到FPGA内的SRAM里去，这样看起来似乎掉电就能保存了。现在最新的技术中间有铁电RAM或者磁记录RAM，也可以掉线保存信息。

当然如果您的设计中如果有大型的电容或者电脑存储器件，说不定能维持保存个几秒哈。

而CPLD则是不一样，它们有的是用EEPROM工艺有的是用FLOTOX工艺的，在掉电之后也能保存住信息。

以上就是关于quartus2 AS模式下烧录程序全部的内容，包括:quartus2 AS模式下烧录程序、Quartus烧录成功但程序不跑、把程序下载到FPGA为什么用烧录一词难道只能载入一次程序，之后FPGA的功能就固定死了怎么感觉等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！