方法1:
开机的时候在出现bios自检画面时候按下pause键
上面显示了cpu、内存等信息
最下面的一行字里面则是主板型号
方法2:
在“我的电脑”上点击右键——属性——硬件——设备管理器(xp适用)
从树结构中“系统设备”可以看到你主板的芯片组型号,从而推断主板的大致类型
方法3:
开始——运行——dxdiag ——确定
在direct检查程序中可以看到主板的品牌、型号
不过,如果你的主板是那种名不见经传的品牌……还是算了吧,反正M$又不认识
不要相信的好
方法4:
关机,打开机箱,在光线好的位置仔细察看主板上面的型号标识
方法5:
下载测试硬件型号的软件,如everest
实现软件锁相环技术的方法很多,如指针归零同时调频调相[1]、多周期调节锁相原理[2]等。上述方法、
法利用DSP的捕获单元,对单相电压的过零点进行捕获,只能在电压过零点时,对相位进行校正。若在一个周期内相位发生变化,就不具有对电压相位的实时控制能力,且需使用两个捕获单元和3个定时器。提出一种基于TMS320F2812[3]的三相软件锁相环实现方法,该方法模拟硬件锁相实现原理,利用PI调节器输出的误差角频率与TMS320F2812定时器计数值的对应关系产生定时器周期中断,在中断程序中加固定角度,从而取代软件锁相复杂的积分环
在尝试将锁相环(PLL)锁定时,你是否碰到过麻烦?草率的判断会延长调试过程,调试过程变得更加单调乏味。根据以下验证通行与建立锁定的程序,调试过程可以变得非常简单。
第1步:验证通信
第一步是验证PLL响应编程的能力。如果PLL没有锁定,无法读回,则尝试发送需要最小量硬件命令工作的软件命令。一种方法是通过软件(而非引脚)调节PLL的通电断电寻找引脚的可预测电流变化或偏置电压电平变化。许多PLL在其输入(OSCin)引脚的电平在通电时为Vcc/2,在断电时为0V。
如果PLL集成了压控振荡器(VCO),则查看低压差(LDO)输出引脚电压是否对通电和断电命令做出反应。还可能可以切换输入/输出(I/O)引脚,比如许多LMX系列PLL的MUXout引脚。如果采用上述方法能够验证通信,就可以继续尝试进行锁定。
如果无法验证通信,则查找常见的原因,例如以下原因:
编程串行
锁存使能(也称为芯片选择条(CSB))过高
对软件输入的低通滤波过多
与串行外围设备接口总线(SPI)存在时序问题
电源引脚焊接有误
第2步:建立锁定
验证通信后,下一步就是尝试对PLL进行锁定。下面是PLL无法锁定的一些更常见的原因:
对锁定检测引脚的错误解读。
如果配置有误,锁定检测引脚会在实际已经锁定的情况下显示出PLL未锁定。可以通过查看频谱分析仪输出或VCO调谐电压验证这一情况。
编程问题。
向PLL发送错误的信息会很容易导致无法锁定。一些常见的编程错误包括:VCO编程频率超出范围、VCO校准设置不正确或寄存器时序有误。
VCO校准问题。
对于集成VCO的PLL而言,频率范围通常分成几个不同的频段。错误的编程会导致VCO锁定错误的频段。对特定寄存器的编程通常会启动VCO校准;因此必须确定在编程此寄存器时,其他软件和硬件(尤其是基准输入)状态正确,以确保校准正常工作。
输入或反馈路径问题。
如果VCO输入或基准输入因电源水平较低、压摆率较低、匹配较差或谐波较高而存在问题,会导致PLL打开锁定。大多数PLL有方法输出内部频率计数器的实际频率输出,将其发送到引脚。
环路滤波器中与地连接或短路。
可以通过查看调谐电压或切换鉴相器两极,根据频率变化确定连接或短路。
PLL环路滤波器不稳定。
如果降低电荷泵电流导致PLL锁定通常是不稳定的表现,但是仅凭这项技术不起作用不能排除不稳定这一因素。导致环路滤波器不稳定的产检原因有忽略考虑VCO输入电容;使用过度限制环路带宽的集成滤波器;或者使用与PLL初始设计不同的PLL设置(电荷泵增益、VCO频率或鉴相器频率)。
遵循系统的方法,不作出草率的假设能够使PLL锁定调试程序变得简单许多。
下图为指导此程序的流程图。
图:PLL调试流程图
不会的,这两句用的是位或的方式,前面那句 PLL<<18位,因为 PLL最小是2,所以
这句执行的结果是 影响 CFGR 的第 19位以上,因为 2<<18 相当于 1<<19,所以影响的最小位是19位,后面那句 1<<16,只影响到CFGR的第16位, 两者不在同一区域,所以互不影响
而且,后面的 1<<16位,只能第16位是1,其他位全是 0,跟前面的位或,不会影响其他位
以上就是关于如何看主板的pll全部的内容,包括:如何看主板的pll、求单相锁相环SPLL程序,dsp28335、锁相环无法锁定怎么办等相关内容解答,如果想了解更多相关内容,可以关注我们,你们的支持是我们更新的动力!
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)