2引脚排列及说明
VCC+5V电源
GND地
L0、L1电位器低端
DQ串口输入/输出端
H0、H1电位器高端
CLK串口时钟输入端
W0、W1电位器游标端
COUT级联的串口输出端
VB运算放大器的负电源端
NINV0、NINV1运算放大器同相输入端
SOUT堆栈结构的游标输出端
INV0、INV1运算放大器反相输入端
RST串口复位输入端
OUT0、OUT1运算放大器输出端
3主要特点
这种数字电位器的主要特点如下:
·两个用数字控制的256位电位器
·串口为两只电位器提供置位和读出的方式
·两只电位器串联起来可提供附加分辨率
图1DS1667的引脚排列
图2原理框图
·上电时游标的缺省位置为电阻器阻值的1/2位置处
·电位器两端点之间电阻元件的温度补偿可以达到±20%
·两个高增益的宽带运算放大器
·低功耗的CMOS设计
·应用模/数转换和数/模转换、可变频率的振荡器、可变增益的放大器等
·20引脚双列直插(DIP)封装,20引脚的SOIC表面贴装
·工作温度范围:0℃~70℃
·电阻器的阻值电阻器的阻值分辨率-3dB点
DS1667-1010Ω39Ω1.1MHz
DS1667-5050Ω195Ω200.0kHz
DS1667-100100Ω390Ω100.0kHz
4数字电位器部分的工作原理
DS1667数字电位器部分的原理框图如图2所示,由图2可知,DS1667包含两个电位器,每个电位器有各自的游标,它由一个包含在8位寄存器中的数值来设定。每一个电位器由256个阻值相等的电阻器组成,相互间以及和最末端电阻器之间是以抽头连接的。
另外,电位器可以用串联的形式堆积起来,也就是说,电位器0的高端连接到电位器1的低端,作为堆栈电位器,堆栈选择位用来选择哪个电位器的游标将出现在多路输出端SOUT。如果0写进堆栈多路输出分配器,将连接游标0到SOUT引脚。这个游标将决定从堆栈电位器底部的256个抽头中选择哪一位。如果1被写进堆栈多路输出分配器,将选择游标1,堆栈电位器上部的256个抽头中的其中之一连接到SOUT引脚。
当RST是高电平时,CLK输入端由低到高转变,有效数据被写进I/O移位寄存器。无论时钟输入是高电平还是低电平,DQ引脚的输入数据都可以改变,而只有满足设置要求时DQ引脚的数值才被送入移位寄存器。数据写入总是以堆栈选择位的数值开始的。送入的下一个8位是规定电位器1的游标设定数值,这8位数据的最高有效位首先送出,接下来的8位是规定电位器0的游标的设定数值,首先送出的也是最高有效位。送入的第17位数据,是游标0设定的最低有效位。如果写进的数据少于17位数,电位器设置的数值将是被写进的数据加上以前未转换的保留位。如果写进的数据大于17位,最后的17位数据留在移位寄存器中。因此,如果送进的数据不是17位,将导致电位器设置不准确。
当多位数据被写进移位寄存器时,以前的数据通过级联串行口引脚COUT逐位移出,通过连接一个DS1667的COUT到另一个DS1667的DQ引脚,多个电位器能象链子一样串接在一起,如图3所示。
图3写数据
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)