ICT測試點LAYOUT注意事項:

ICT 測試點 LAYOUT 注意事項:pcb layout规则
PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：
1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.
測試點與元件PAD 的距離最小為40mil。
2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,
3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。
4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。
5. 測試點必需放至於Bottom Layer
6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率
7. 測試點設置處:Setup