双信号处理器RM9000x2的性能特点及应用

RM9000x2 CPU子系统包括2个与E9000 MIPS-64（TM）指令集兼容的内核，两者都工作在1 GHz。每个内核都有一个优化的高性能高速缓冲存取器结构L1，存储数据和指令，同256KB 的L2高速缓存紧密地连接在一起，使与之相连的L2高速缓存可达512KB。L1高速缓存是在单一CPU周期完成存取，L2高速缓存的存取时间最佳时为5个CPU周期，或1 GHz内核频率时为5ns。双E9000内核通过一个复杂的处理器开关互相连结在一起，使CPU间的高速缓冲存储器中的传输运行于内核频率。高性能的结构提供CPU内部64 Gbit/s的带宽，从而解决了高速缓存粘连系统的处理器间数据传输缓慢的多重处理的老问题。

为促进多处理技术性能，器件采用了5态高速缓存粘连协议。5态MOESI协议扩展了标准MESI协议的功能，允许一个处理器能从其它处理器的高速缓存中存取修改过的数据。完全的硬件I/O一致性由HT（Hyper Transport）和SysAD接口支持，使粘连的I/O器件可直接进行内存存取，无需软件干涉。双CPU内核可作为完全高速缓存粘连对称多处理器（SMP）工作，或使用硬件强迫保护机制以完全独立。

责任编辑：gt