DSP+FPGA实现定位数字信号处理模块

　　1 系统的硬件设计

　　对于主动定位系统.水下目标的合作声信标发射的信号频率可达100kHz，因此为了满足工程应用所需的测量精度，信号处理模块的采样频率应不小于500 kHz。但是由于主动定位系统是在统一的同步时序下工作的，因此每个处理模块只要获得接收信号相对同步信号的时延即可，也就是说，每个处理模块只需进行一路接收信号与不同发射信号的时延估计。

　　而对于被动定位系统，目标辐射噪声的频率范围主要位于100 Hz～2kHz，因此信号处理模块的采样频率不小于10 kHz就可以满足要求。但是由于被动定位系统没有统一的同步时序，因此只能通过估计不同接收信号的相对时延来进行目标的方位估计，也就是说，每个处理模块所需进行处理的接收信号不小于2个通道。

　　深入分析主/被动定位方法的信号体制及相应的处理方法可知，主动定位系统所需的信号处理模块的硬件规模和性能要求较高，因此信号处理模块的硬件设计以主动定位系统的性能指标为主、兼顾被动定位系统的指标要求。

　　1.1 模块的硬件功能及组成

　　本文设计的数字信号处理模块的主要技术指标包括：

　　1)输入模拟信号：通道数为3路，信号幅度为-10～10 V，频率为100Hz～30kHz;

　　2)通讯接口：RS422口及RS232接口各1个，自定义的通用IO口16位;

　　3)输出模拟信号：通道数为2路，信号幅度为-10～10 V;

　　4)LCD显示屏：彩色触摸屏;

　　5)运算能力：实时进行水下目标定位。

　　根据水下定位系统的功能需求和上述的指标要求，采用基于DSP+FPGA的硬件架构进行数字信号处理模块的设计，如图1所示。其中FPGA实现系统的时序控制、各种接口转换、数字信号预处理(如FIR滤波、FFT运算)，而DSP实现系统的副本相关或互相关、包络检波等信号处理任务;这样既充分利用了FPGA的高度并行性和实时性，又充分使用了DSP的信号处理能力，使系统结构灵活、通用性强、运算能力强度，具有较好的工程应用参考价值。

　　1.2 硬件系统的主要器件选型

　　1.2.1 信号处理器

　　数字信号处理(Digital Signal Processing，DSP)的主要任务是完成水下目标的方位估计。因此选择DSP时首先考虑它的运算能力，在满足运算速度要求的前提下，要求DSP的功耗小、外围电路设计简单，软件开发容易。目前可供选择的DSP很多，包括TI公司的C2000系列、C5000系列、C6000系列，AD公司的BlackFin系列、SHARC系列、TIgerSHARC系列等等，每款DSP都有其不同的特点。

　　针对本文设计的定位系统，综合考虑各因素，选用TI公司的TMS320VC5509A作为系统的DSP。

　　TMS320VC5509A是一款16位定点DSP，其片内的128 Kx16 bit SRAM空间可满足算法的存储空间需求;内核200MHz的时钟频率可满足系统的实时性要求;4个外部存储器片选信号便于通过FPGA，实现DSP与其他在板外设的数据交流和通信;5个外部中断输入可满足外部设备对DSP的突发请求。

　　1.2.2 FPGA

　　1.2.3 模数及数模转换器

　　模数及数模转换器的选择需同时考虑转换频率和分辨率。因此根据系统对输入模拟信号的精度要求，选择分辨率为16位的AD7665作为系统的模数(A/D)转换器。AD7665的最高采样频率可达570 kS/s，而且其允许的输范围为±10 V。满足系统的动态范围;其数字输出可采用串行或并行接口方式，便于与DSP或FPGA接口。

　　根据系统对输出模拟信号的精度要求，选用18位的AD5545作为系统的数模转换器(D/A)。AD5545是电流型输出型的双路D/A转换器。由于AD5545采用串行接口方式接收控制器的数据，因此AD5545的几何尺寸极小，便于高度集成。

　　1. 2. 4 存储器

　　作为一个可以独立运行的系统，总需要一定容量的非易失性存储器，用于存储系统的指令代码和缺省的系统参数，因此本模块采用闪存(FLASH存储器)AMD29LV256M进行系统的非易失存储器设计。AM29LV256M的容量为256 MBit，可以方便地构成16 Mx16-Bit或者32 Mx8-Bit的存储器，满足代码的固化需求。另外由于采用LCD液晶屏作为系统的显示器，而现有的LCD显示器没有显示缓存，同时为了增加系统的通用性和灵活性，便于进行大数据量的数据处理，系统需设计大容量的静态存储器(SRAM)。本模块选用CY7C1061AV33进行系统的外部存储器扩展。CY 7C1061AV33容量1 M×16-Bit，访问速度快。