Cadence与GLOBALFOUNDRIES宣布最新合作成果

Cadence与GLOBALFOUNDRIES宣布最新合作成果,第1张

  益华电脑(Cadence Design Systems)宣布,晶圆代工业者GLOBALFOUNDRIES已经认证 Cadence 实体验证系统(Physical VerificaTIon System,PVS)适用于65nm至14nm FinFET 制程技术的客制/类比、数位与混合讯号设计实体signoff。同时Cadence也与GLOBALFOUNDRIES共同发表首款28纳米超低功率制程 ARM Cortex-A12 处理器晶片设计定案。

  GLOBALFOUNDRIES的认证涵盖Cadence 认可的PVS规则台(rule decks),适合于Cadence Virtuoso整合式实体验证系统(Integrated Physical VerificaTIon System)、Cadence Encounter数位设计实现系统(Digital ImplementaTIon System)与全晶片signoff中所使用的实体验证。对双方客户而言,通过认证的Cadence PVS规则台是不可或缺的,能够在Cadence类比与数位流程中完全发扬设计中实体验证(in-design physical verificaTIon)的优势,还能使全晶片实体signoff完美无缺。

  双方的客户现在可以在PVS进行标准化,透过与Cadence Virtuoso客制IC设计平台和Encounter数位设计实现系统的密切整合而实现设计中signoff,甚至实现全晶片signoff。设计中PVS(In-design PVS)让客户们无论在Virtuoso或Encounter平台中,都能够即时侦测错误、产生修正指南、递增式验证修正,以及预防新的错误。

  Virtuoso整合式实体验证系统(Integrated Physical Verification System)将signoff PVS技术整合到Virtuoso Layout Suite中,并以互动式“即时”模式在绘制的同时验证设计。Encounter数位设计实现系统(Digital Implementation System)中具备时序意识的PVS递增式金属填充作法大幅缩短了signoff ECO (工程变更)周转时间,远胜过传统流程。通过认证的PVS实体signoff确保设计符合复杂规则的要求,并且符合晶片功能的需求,又不会牺牲精准度。

  具备ARM Cortex-A12处理器的四核心测试晶片设计定案

  而在近日于美国矽谷举办的年度CDNLive大会中,Cadence与GLOBALFOUNDRIES也共同宣布已经将具备ARM Cortex-A12处理器的四核心测试晶片设计定案。以高达2.0GHz频率的作业为目标,还要维持在主流行动功耗与面积的标准内,这款测试晶片于GLOBALFOUNDRIES的28nm-SLP(28纳米超低功率高介电常数金属闸极)制程中设计实现,运用完整Cadence工具流程,并采用ARM POP 技术,充分发挥28-SLP制程的完全效能。

  Cortex-A12处理器提高了40%的效能,并指引了从ARM非常成功的Cortex-A9处理器开始的升级路径,同时兼具前代产品的绝佳能源效率。在智慧手机与平板电脑等行动应用方面,成功的设计定案 (tapeout)显示Cortex-A12核心协作的重大里程碑。

  使用完整的Cadence RTL-to-signoff数位设计实现流程,包括Encounter RTL Compiler、实体Encounter RTL Compiler、Encounter数位设计实现系统与Encounter Conformal Equivalence Checker。也使用了全套Cadence signoff工具,包括QRC Extraction、Tempus与实体验证系统(Physical Verification System),从RTL取得开始到最终signoff与投入试产的前置时间缩短到15个星期以内。

  GLOBALFOUNDRIES 的28nm-SLP技术最适合于新一代智慧移动设备,能够实现具备更快处理速度、更小晶片尺寸、更低待机功耗与更长电池续航力的绝佳设计。这项技术以 GLOBALFOUNDRIES的「闸极优先(Gate First)」到高介电常数金属闸极(High-K Metal Gate,HKMG)方法为基础,这种方法投入量产已经几乎3年时间了。这项技术提供效能、电源效率与成本的绝佳组合,最适合于行动市场。

  POP 技术包含专为特定ARM核心与处理技术而调整的ARM Artisan Physical IP逻辑库与记忆体处理程序、标明ARM所实现核心设计的确切条件与结果的周延测试报告,还有使用手册、平面规划与脚本等POP设计实现知识。POP IP产品现在供货范围涵盖40nm到28nm,预计将延伸到14nm制程技术,适用于各式各样Cortex-A处理器系列CPU与Mali GPU产品。

欢迎分享,转载请注明来源:内存溢出

原文地址: https://outofmemory.cn/dianzi/2488143.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-04
下一篇 2022-08-04

发表评论

登录后才能评论

评论列表(0条)

保存