Verilog HDL语言实现时序逻辑电路

Verilog HDL语言实现时序逻辑电路,第1张

Verilog HDL语言实现时序逻辑电路

Verilog HDL语言中,时序逻辑电路使用always语句块来实现。例如,实现一个带有异步复位信号的D触发器如下。

例1:带异步复位的D触发器1。

 

wire Din;

wire clock,rst;

reg Dout;

always @ (posedge clock or negedge rst)         //带有异步复位

     if(rst == 1’b0)   Dout <= 1’b0;

     else Dout   <= Din;                            //D触发器数据输出

 

在例1中,每当时钟clock上升沿到来后,输出信号Dout的值便更新为输入信号Din的值。当复位信号下降沿到来时,Dout的值就会变成0。

必须注意的是,在时序逻辑电路中,通常使用非阻塞赋值,即使用“<=”。当always块整个完成之后,值才会更新,例如:

例2:带异步复位的D触发器2。

 

wire Din;

wire clock,rst;

reg Dout;

always @ (posedge clock or negedge rst)   //带有异步复位

      if(rst == 1’b0)   out <= 1’b0;

      else begin

            Dout <= Din;                         //D触发器输出值还处于锁定状态

            Dout <= 1’b1;                        //D触发器输出值依然处于锁定状态

      End                                         //D触发器的输出为1

 

在例2中,Dout首先被赋值为Din,此时Dout的值并没有发生改变;接着Dout又被赋值为1,此时Dout的值依然没发生改变;直到这个always模块完成,Dout的值才变成最后被赋的值,此例中Dout的值为1。

在时序逻辑电路中,always的时间控制是沿触发的,可以单个信号也可以多个信号,中间需要用关键字“or”连接,例如:

always @(posedge clock or posedge reset) begin     //由两个沿触发的always块

    …

end

 

其中有一个时钟信号和一个异步复位信号。

 

always @(posedge clock1 or posedge clock2 or posedge reset) begin

//由3个沿触发的always块

    …

end

 

其中有两个时钟信号和一个异步复位信号。

一般而言,同步时序逻辑电路更稳定,所以建议尽量使用一个时钟触发。

欢迎分享,转载请注明来源:内存溢出

原文地址: https://outofmemory.cn/dianzi/2530472.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-05
下一篇 2022-08-05

发表评论

登录后才能评论

评论列表(0条)

保存