高通、华为、苹果离不开的EDA工具，为什么说是中国芯片的命门？

尽管很多人还在纠结光刻机，但是中国现在最难的其实并不是光刻机，而是EDA工具，EDA全称是Electronic design automation，也就是电子设计自动化，是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。

在二十世纪七十到八十年代，设计人员依靠手工完成电路图的输入、布局和布线。由于这一时期的电路集成度不高（几百到上千个晶体管），依靠手工在坐标纸上描绘出晶体管图形（版图），输入到图形发生器再用“刻红膜”的方式制作光刻版。

从1970年代开始，随着复杂的半导体以及通信技术的发展，大规模集成电路已经无法满足信息社会，集成电路的研究、发展也逐步展开。这个时候超大规模集成电路也开始应运而生，超大规模集成电路的集成度已达到600万个晶体管，线宽达到0.3微米。用超大规模集成电路制造的电子设备，体积小、重量轻、功耗低、可靠性高。

随着超大规模集成电路的应用，可编程逻辑器件开始成熟，通过编程语言设计、验证电路，利用工具综合得到底层物理设计，这样IC设计变得更加快速高效。

到目前为止，EDA工具已经是芯片设计不可缺少的工具，简单来说，人类社会运使用的数百种芯片都是通过EDA设计出来的，它就像是厨具和食材，可以烹调出各种各样的菜式。如果没有EDA工具，整个芯片产业都是为EDA设计的芯片所服务的。

如果没有EDA，高通、华为、苹果等一系列芯片厂商都将无法研制新的芯片，完成芯片迭代升级。

但是EDA并不是一种工具，而是数十种工具的集合，EDA工具分为三部分：前端（Verilog数字描述、以及数模混合）；后端（Place＆Routing布局与布线）；验证（DRC／LVS 等）。

举个例子，制定要设计麒麟9000 ，那他就要先制定好芯片规格，也就像功能列表一样，包括芯片需要达到的具体功能和性能方面的要求。这样研发人员才能拿出设计解决方案和具体实现架构，划分模块功能。

然后芯片设计工程师就要进行硬件描述语言形成代码，然后再通过仿真验证来检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一旦违反、不符合规格要求的，就需要重新修改设计和编码。

仿真验证通过之后进行逻辑综合，综合完成后需要再次做仿真验证，然后再进行验证，这个时候得到了门级网表电，就进行后端设计，这里面每一个步骤都需要用到不同的EDA工具，比方Design

Compiler进行时树钟综合、Astro布局布线流程、时序设计软件primetime等等，所以很多人只关注芯片制造，但是却不知道芯片设计的重要性，中国还有非常多高端芯片无法通过EDA设计出来，比如FPGA、AD数模转化、射频等等。

利用DFT Compiler进行边界扫描

Astro布局布线流程

所以不要以为华为只是购买了ARM架构套个壳，ARM架构只是一个毛坯房，精装修还是要靠自己，而这个精装修难度是非常高的，需要的资金、人才都非常多。

某种程度上说，EDA就如工匠手中的工具，是芯片设计方案与半导体物理世界的纽带，失去了它，就切断了与原材料晶圆厂之间的联系，芯片也就无从谈起。

目前，Cadence、Synopsys和Mentor

Graphics三家EDA厂商垄断了全球市场，规模来看，Synopsys目前全球最大，2018年市场份额32.1%，Cadence仅次于Synopsys，2018年市场占有率22.0%，Mentor

Graphics的占有率在10%左右。

三大 EDA

供应商都能提供全套的芯片设计解决方案，包括模拟、数字前端（图形编辑、逻辑综合）、后端（Layout）、DFT（可测性设计）、Signoff

等一整套设计工具。Cadence 的强项在于模拟和混合信号的模拟仿真和版图设计，Synopsys的优势在于逻辑综合、数字前端、数字后端和PT

signoff，而Mentor的优势是 Calibre signoff 和 DFT，在PCB设计方向更显特色。

中国目前也有自己的EDA厂商，那就是华大九天、广立微、芯禾科技三大EDA巨头。

虽然经过了整整20多年的发展，但是国内的EDA厂商EDA产品并不齐全，尤其在数字电路方面，我们整个国内EDA产业在这个领域短板明显。

其次，因为国内半导体产业并没有形成一个完善的产业链，像Cadence、Synopsys和Mentor Graphics，它们在新工艺开发阶段就与晶圆制造厂合作，因此对工艺理解很到位，反过来可以更好地改进工具以支持先进工艺。

但中国半导体产业不完善，整个半导体生态不够成熟国内EDA厂商与先进工艺结合比较弱。国内EDA产业与先进工艺结合不够的原因，从而在EDA的研发突破上难度会更高。

另外，因为EDA研发太难了，中国的EDA人才仅有数百人，完全不够支撑整个中国EDA工具的研发与突破。

目前，国家真正大力发展半导体产业，并且想要打造一个完善城市的半导体产业链，这是中国EDA工具发展的大好时机，中国EDA工具可以趁这个机会，多招募资金，多招募人才，多与上下游厂商配合，打造属于中国自己完整的EDA工具产品，并且与海外市场竞争！

pd：physical design后端设；pr：placement and routing布局布线；pv：process verification小批量过程验证。

PV即物理验证。这部分主要涉及DRC，LVS和ERC检查。这部分也是数字后端工程师必须要熟练掌握的。block level的drc&lvs，我相信工作一两年的小伙伴们都能搞定。一个优秀的数字后端工程师还需要能够较快无误地完成LVS工作。

物理验证也是tape out前的一项重要事项。如果物理验证有错，那芯片生产就会失败。在布局布线工具中，软件只能检查到金属层上的物理违反，而真正的物理验证需要检查到器件底层（base layer）。因此，物理验证需要将金属层和底层金属合并到一起，进行全芯片的drc检查。同时，还需要做全芯片的LVS（版图与原理图一致性检查），ERC（电气规则检查）。确保芯片没有任何物理设计规则违反。物理验证一般在mentor公司的calibre中进行，是业界标准的物理验证工具。

布局布线（PD）：布局布线是数字后端中占比最大的工作，主要负责netlist到GDSII的转化过程，步骤包括Floorplan，Place，CTS，Optimize，Route，ECO等，确保自己负责的模块满足时序还有物理制造的要求。同时，需要协同其他工程师，及时提供他们需要的文件，比如def、 spef、网表等，是数字后端中最核心的工作。布局布线对工具的依赖程度较强，而且工具 *** 作相对来说较为复杂。业界较为常用的是cadence的Innovus软件和Synopsys的ICC，掌握这两大工具的使用需要花费一定的时间。

拓展资料：

1.功耗分析（PA）：功耗分析也是芯片signoff的重要一大块，随着现在芯片的规模越来越大，功耗在芯片的中的地位也越来越高。功耗分析的两大任务是分析IR drop（电压降）和EM（电迁移），及时将结果反馈给布局布线任务组，让他们及时修改后端设计图，解决设计中潜在的问题。

---