什么是45纳米制程技术？

概述：英特尔45纳米高K半导体制程技术全称为英特尔45纳米高K金属栅硅制程技术。该技术突破性的采用金属铪制作具有高K特性的栅极绝缘层，是半导体行业近40年来的重要创新。英特尔的65纳米制程升级为45纳米制程技术并非以往升级所带来的量变，而是脱胎换骨的飞跃。凭借制程的创新，英特尔迈出TICK-TOCK产品发展战略稳健的又一步，并拉开了半导体行业发展的历史新篇章。这一创新再次延续了摩尔定律，使之在未来10年继续有效。随着英特尔45纳米半导体制程技术揭开神秘面纱，一系列采用该技术的服务器、工作站及台式机处理器同期发布。较前代产品，新产品在性能、能耗比以及经济性方面有显著提高，并将在正式发布后向市场供货。预览英特尔45纳米制程技术创新英特尔45纳米高k金属栅极晶体管技术英特尔45纳米高k金属栅极晶体管技术是英特尔制造晶体管的新方法，它以一种具有高k特性的新材料作为“栅极电介质”，并采用了一种新型金属材料作为晶体管的“栅极”。向这些新材料组合的转变，标志着40多年来晶体管制造方式最重大的变革。采用英特尔45纳米高k晶体管的优势全新英特尔45纳米高k晶体管方案通过缩小晶体管的体积解决了漏电率问题。它能降低晶体管的漏电率，帮助英特尔的工程师们在提供更高性能的同时降低处理器的能耗。同时，笔记本电脑用户也将发现，漏电率的降低使得能耗也随之减少，电池的使用时间更长了。英特尔在新制程技术中采用的新材料高k材料基于一种名为铪的元素，而不是以往的二氧化硅；而晶体管栅极则由两种金属元素组成，取代了硅。多数晶体管和芯片仍基于先进的英特尔硅制程技术制造。新的方案中结合了所有这些新材料，是英特尔提升处理器性能的独特手段。采用金属铪的价值所在铪是元素周期表中的72号元素，也是一种金属材料。它呈银灰色，具有很高的韧性和防腐性，化学特性类似于锆。英特尔之所以在45纳米晶体管中采用铪来代替二氧化硅，是因为铪是一种较厚（thicker）的材料，它能在显著降低漏电量的同时，保持高电容来实现晶体管的高性能。

你所说的这些尺寸，是半导体工艺中的特征尺寸。在数字电路中，晶体管的栅极走线是最细的，所以用栅极线宽来衡量每一代的水平。理论山，每一代之间本着0.7的比例进行缩小。Intel一直是秉承0.7比例的厂家。而世界第一大Fab——台积电（TSMC）和Intel相比，自90nm之后，会有一个过渡代。特征尺寸并没有行业标准，大家都是在朝更小的方向去做。在数字逻辑电路中，1nm的性能提升很有限。所以，TSMC的28nm工艺和Intel的32nm工艺是在同一代的，尽管28nm看似小于32nm。

另外，在半导体存储器领域，也有特征尺寸，并不是按照0.7的比例缩小的。而且Flash中的晶体管是浮栅管。所以，NAND Flash芯片的制程工艺可比CPU混乱多了。因为我们更关注Flash芯片的单位面积成本，所以哪怕缩小1nm，也能带来成本的下降。你所看见的19nm应该就是英特尔镁光（IMFT）或者SAMSUNG用在Flash芯片上的。

现在关于硅基CMOS数字电路的制程极限，认为在5nm左右。事实上，早在1、2年前，CMOS逻辑的制程发展就已经变得很困难了。目前Intel的Roadmap上，还是能看见9nm产品的计划的。

纳米技术其实就是一种用单个原子、分子制造物质的技术。 下面，就让我带您一起去了解 cpu 几纳米是什么意思。

从第一颗处理器到90纳米处理器，乃至65纳米处理器都是如此。英特尔把这种以两年为周期的芯片与微体系结构快速发展步调称为“Tick-tock”战略。当硅制程技术“Tick”与微体系结构“Tock”交替发展到65纳米阶段时，进一步突破遇到了难以逾越的瓶颈。

我们知道，一般的晶体管可分为低电阻层、多晶硅栅极和二氧化硅电介层。其中，二氧化硅电介层在65纳米时代已降低至相当于五层原子的厚度，再进一步缩小则会遭遇电介层的漏电而达到极限。

但是，对业界影响深远的摩尔定律并没有因此而失去效力。经历千万次的试验，英特尔将一种熔沸点和强度都极高且抗腐蚀性的新型金属铪(Hf)运用到芯片处理技术当中，创造出英特尔45纳米高K金属栅极硅制程技术层，替换二氧化硅电介层。

英特尔45纳米高K技术能将晶体管间的切换功耗降低近30%，将晶体管切换速度提高20%，而减少栅极漏电10倍以上，源极向漏极漏电5倍以上。这就为芯片带来更低的功耗和更持久的电池使用时间，并拥有更多的晶体管数目以及更小尺寸。

2007年，英特尔发布第一款基于45纳米的四核英特尔至强处理器以及英特尔酷睿2至尊四核处理器，带领世界跨入45纳米全新时代。

难以置信的伟大突破!请继续探索45纳米世界，发现更多惊奇。

cpu几纳米什么意思：高K金属栅极

在处理器量产中采用的45nm芯片生产工艺和同时提及的高K-金属栅极有什么关系吗?高K-金属栅极到底是什么?为什么说成功研制高K-金属栅极并将之付诸量产是半导体业界里程碑式的技术变革和突破?

cpu几纳米什么意思：物理极限

我们天天说45nm制程，但真正明白其含义的朋友恐怕并不多，这里我们首先来明确下这个概念。45nm(1μm=1000nm，1nm为10亿分之一米)不是指的芯片上每个晶体管的大小，也不是指用于蚀刻芯片形成电路时采用的激光光源的波长，而是指芯片上晶体管和晶体管之间导线连线的宽度，简称线宽。半导体业界习惯上用线宽这个工艺尺寸来代表硅芯片生产工艺的水平。早期的连线采用铝，后来都采用铜连线了。

我们知道，处理器性能的不断提高离不开优秀的核心微架构设计，而芯片生产工艺的更新换代是保证不断创新设计的处理器变为现实的基础。每一次制作工艺的更新换代都给新一轮处理器高速发展铺平了大道。因为线宽越小，晶体管也越小，让晶体管工作需要的电压和电流就越低，晶体管开关的速度也就越快，这样新工艺的晶体管就可以工作在更高的频率下，随之而来的就是芯片性能的提升。

大家习惯了芯片生产工艺两年一次的更新换代，给大家的感觉好像是从65nm到45nm同以前从130nm到90nm，以及从90nm到65nm一样没有什么特别的。根据摩尔定律，就是每18个月，在同样面积的硅片上把两倍的晶体管“塞”进去，从单个晶体管的角度来看，为了延续摩尔定律，我们需要每两年把晶体管的尺寸缩小到原来的一半。现在的工艺已经将晶体管的组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了它的物理电气特性的极限。最早达到这个极限的部件是组成晶体管的栅极氧化物——栅极介电质，现有的工艺都是采用二氧化硅(SiO2)层作为栅极介电质(图1)。大家也把源极(Source)和漏极(Drain)之间的部分叫做沟道(Channel)，在栅极氧化物上面是栅极(Gate)。

晶体管的工作原理其实很简单，就是用两个状态表示二进制的“0”和“1”。源极和漏极之间是沟道，当没有对栅极(G)施加电压的时候，沟道中不会聚集有效的电荷，源极(S)和漏极(D)之间不会有有效电流产生，晶体管处于关闭状态。可以把这种关闭的状态解释为“0”，当对栅极(G)施加电压的时候，沟道中会聚集有效的电荷，形成一条从源极(S)到漏极(D)导通的通道，晶体管处于开启状态，可以把这种状态解释为“1”。这样二进制的两个状态就由晶体管的开启和关闭状态表示出来了。

我们可以把栅极比喻为控制水管的阀门，开启让水流过，关闭截止水流。晶体管的开启/关闭的速度就是我们说的频率，如果主频是1GHz，也就是晶体管可以在1秒钟开启和关闭的次数达10亿次。

从65nm开始，我们已经无法让栅极介电质继续缩减变薄，而且到45nm，晶体管的尺寸要进一步缩小，源极和漏极也靠得更近了，如果不能解决栅极向下的漏电问题以及源极和漏极之间的漏电问题，新一代处理器的问世可能变得遥遥无期。

---