推进半导体技术发展的五大趋势

过去几十年，全球半导体行业增长主要受台式机、笔记本电脑和无线通信产品等尖端电子设备的需求，以及基于云计算兴起的推动。这些增长将继续为高性能计算市场领域开发新应用程序。

首先，5G将让数据量呈指数级增长。我们需要越来越多的服务器来处理和存储这些数据。2020年Yole报告，这些服务器核心的高端CPU和GPU的复合年增长率有望达到29%。它们将支持大量的数据中心应用，比如超级计算和高性能计算服务。在云 游戏 和人工智能等新兴应用的推动下，GPU预计将实现更快增长。例如，2020年3月，互联网流量增长了近50%，法兰克福的商业互联网数据交换创下了数据吞吐量超过每秒9.1兆兆位的新世界纪录。

第二个主要驱动因素是移动SoC——智能手机芯片。这个细分市场增长虽然没有那么快, 但这些SoC在尺寸受限的芯片领域对更多功能的需求，将推动进一步技术创新。

除了逻辑、内存和3D互联的传统维度扩展之外，这些新兴应用程序将需要利用跨领域的创新。这需要在器件、块和SoC级别进行新模块、新材料和架构的改变，以实现在系统级别的效益。我们将这些创新归纳为半导体技术的五大发展趋势。

趋势一:摩尔定律还有用，将为半导体技术续命8到10年…

在接下来的8到10年里，CMOS晶体管的密度缩放将大致遵循摩尔定律。这将主要通过EUV模式和引入新器件架构来实现逻辑标准单元缩放。

在7nm技术节点上引入了极紫外(EUV)光刻，可在单个曝光步骤中对一些最关键的芯片结构进行了设计。在5nm技术节点之外(即关键线后端(BEOL)金属节距低于28-30nm时)，多模式EUV光刻将不可避免地增加了晶圆成本。最终，我们希望高数值孔径(High-NA) EUV光刻技术能够用于行业1nm节点的最关键层上。这种技术将推动这些层中的一些多图案化回到单图案化，从而提供成本、产量和周期时间的优势。

Imec对随机缺陷的研究对EUV光刻技术的发展具有重要意义。随机打印故障是指随机的、非重复的、孤立的缺陷，如微桥、局部断线、触点丢失或合并。改善随机缺陷可使用低剂量照射，从而提高吞吐量和成本。

为了加速高NA EUV的引入，我们正在安装Attolab，它可以在高NA EUV工具面世之前测试一些关键的高NA EUV材料(如掩膜吸收层和电阻)。目前Attolab已经成功地完成了第一阶段安装，预计在未来几个月将出现高NA EUV曝光。

除了EUV光刻技术的进步之外，如果没有前沿线端(FEOL)设备架构的创新，摩尔定律就无法延续。如今，FinFET是主流晶体管架构，最先进的节点在6T标准单元中有2个鳍。然而，将鳍片长度缩小到5T标准单元会导致鳍片数量减少，标准单元中每个设备只有一个鳍片，导致设备的单位面积性能急剧下降。这里，垂直堆叠纳米薄片晶体管被认为是下一代设备，可以更有效地利用设备占用空间。另一个关键的除垢助推器是埋地动力轨(BPR)。埋在芯片的FEOL而不是BEOL，这些BPR将释放互连资源路由。

将纳米片缩放到2nm一代将受到n-to-p空间约束的限制。Imec设想将Forksheet作为下一代设备。通过用电介质墙定义n- p空间，轨道高度可以进一步缩放。与传统的HVH设计相反，另一个有助于提高路由效率的标准单元架构发展是针对金属线路的垂直-水平-垂直(VHV)设计。最终通过互补场效应晶体管(CFET)将标准cell缩小到4T，之后充分利用cell层面上的第三维度，互补场效应晶体管通过将n-场效应晶体管与p-场效应晶体管折叠。

趋势2: 在固定功率下，逻辑性能的提高会慢下来

有了上述的创新，我们期望晶体管密度能遵循摩尔所规划的路径。但是在固定电源下，节点到节点的性能改进——被称Dennard缩放比例定律，Dennard缩放比例定律（Dennard scaling）表明，随着晶体管变得越来越小，它们的功率密度保持不变，因此功率的使用与面积成比例；电压和电流的规模与长度成比例。

世界各地的研究人员都在寻找方法来弥补这种减速，并进一步提高芯片性能。上述埋地电力轨道预计将提供一个性能提高在系统水平由于改进的电力分配。此外，imec还着眼于在纳米片和叉片装置中加入应力，以及提高中线的接触电阻(MOL)。

二维材料如二硫化钨(WS2)在通道中有望提高性能，因为它们比Si或SiGe具有更强的栅长伸缩能力。其中基于2d的设备架构包括多个堆叠的薄片非常有前景，每个薄片被一个栅极堆叠包围并从侧面接触。模拟表明，这些器件在1nm节点或更大节点上比纳米片的性能更好。为了进一步改善这些器件的驱动电流，我们着重改善通道生长质量，在这些新材料中加入掺杂剂和提高接触电阻。我们试图通过将物理特性(如生长质量)与电气特性相关联来加快这些设备的学习周期。

除了FEOL, 走线拥挤和BEOL RC延迟，这些已经成为性能改善的重要瓶颈。为了提高通径电阻，我们正在研究使用Ru或Mo的混合金属化。我们预计半镶嵌(semi-damascene)金属化模块可同时改善紧密距金属层的电阻和电容。半镶嵌(semi-damascene) 可通过直接模式和使用气隙作为介电在线路之间(控制电容增加)

允许我们增加宽高比的金属线(以降低电阻)。同时，我们筛选了各种替代导体，如二元合金，它作为‘good old’ Cu的替代品，以进一步降低线路电阻。

趋势3:3D技术使更多的异构集成成为可能

在工业领域，通过利用2.5D或3D连接的异构集成来构建系统。这些有助于解决内存问题，可在受形状因素限制的系统中添加功能，或提高大型芯片系统的产量。随着逻辑PPAC(性能-区域-成本)的放缓，SoC 的智能功能分区可以提供另一个缩放旋钮。一个典型的例子是高带宽内存栈(HBM)，它由堆叠的DRAM芯片组成，这些芯片通过短的interposer链路直接连接到处理器芯片，例如GPU或CPU。最典型的案例是Intel Lakefield CPU上的模对模堆叠， AMD 7nm Epyc CPU。在未来，我们希望看到更多这样的异构SOC，它是提高芯片性能的最佳桥梁。

在imec，我们通过利用我们在不同领域(如逻辑、内存、3D…)所进行的创新，在SoC级别带来了一些好处。为了将技术与系统级别性能联系起来，我们建立了一个名为S-EAT的框架(用于实现高级技术的系统基准测试)。这个框架可评估特定技术对系统级性能的影响。例如:我们能从缓存层次结构较低级别的片上内存的3D分区中获益吗?如果SRAM被磁存储器(MRAM)取代，在系统级会发生什么?

为了能够在缓存层次结构的这些更深层次上进行分区，我们需要一种高密度的晶片到晶片的堆叠技术。我们已经开发了700nm间距的晶圆-晶圆混合键合，相信在不久的将来，键合技术的进步将使500nm间距的键合成为可能。

通过3D集成技术实现异质集成。我们已经开发了一种基于sn的微突起互连方法，互连间距降低到7µm。这种高密度连接充分利用了透硅通孔技术的潜力，使>16x更高的三维互联密度在模具之间或模具与硅插接器之间成为可能。这样就大大降低了对HBM I/O接口的SoC区域需求(从6 mm2降至1 mm2)，并可能将HBM内存栈的互连长度缩短至多1 mm。使用混合铜键合也可以将模具直接与硅结合。我们正在开发3µm间距的模具到晶圆的混合键合，它具有高公差和放置精度。

由于SoC变得越来越异质化，一个芯片上的不同功能(逻辑、内存、I/O接口、模拟…)不需要来自单一的CMOS技术。对不同的子系统采用不同的工艺技术来优化设计成本和产量可能更有利。这种演变也可以满足更多芯片的多样化和定制化需求。

趋势4:NAND和DRAM被推到极限非易失性存储器正在兴起

内存芯片市场预测显示，2020年内存将与2019年持平——这一变化可能部分与COVID-19减缓有关。2021年后，这个市场有望再次开始增长。新兴非易失性存储器市场预计将以>50%的复合年增长率增长，主要受嵌入式磁随机存取存储器(MRAM)和独立相变存储器(PCM)的需求推动。

NAND存储将继续递增，在未来几年内可能不会出现颠覆性架构变化。当今最先进的NAND产品具有128层存储能力。由于晶片之间的结合，可能会产生更多的层，从而使3D扩展继续下去。Imec通过开发像钌这样的低电阻字线金属，研究备用存储介质堆，提高通道电流，并确定控制压力的方法来实现这一路线图。我们还专注于用更先进的FinFET器件取代NAND外围的平面逻辑晶体管。我们正在 探索 3D FeFET与新型纤锌矿材料，作为3D NAND替代高端存储应用。作为传统3D NAND的替代品，我们正在评估新型存储器的可行性。

对于DRAM，单元缩放速度减慢，EUV光刻可能需要改进图案。三星最近宣布EUV DRAM产品将用于10nm (1a)级。除了 探索 EUV光刻用于关键DRAM结构的模式，imec还为真正的3D DRAM解决方案提供了构建模块。

在嵌入式内存领域，我通过大量的努力来理解并最终拆除所谓的内存墙，CPU从DRAM或基于SRAM的缓存中访问数据的速度有多快?如何确保多个CPU核心访问共享缓存时的缓存一致性?限制速度的瓶颈是什么? 我们正在研究各种各样的磁随机存取存储器(MRAM)，包括自旋转移转矩(STT)-MRAM，自旋轨道转矩(SOT)-MRAM和电压控制磁各向异性(VCMA)-MRAM)，以潜在地取代一些传统的基于SRAM的L1、L2和L3缓存(图4)。每一种MRAM存储器都有其自身的优点和挑战，并可能通过提高速度、功耗和/或内存密度来帮助我们克服内存瓶颈。为了进一步提高密度，我们还在积极研究可与磁隧道结相结合的选择器，这些是MRAM的核心。

趋势5:边缘人工智能芯片行业崛起

边缘 AI预计在未来五年内将实现100%的增长。与基于云的人工智能不同，推理功能是嵌入在位于网络边缘的物联网端点(如手机和智能扬声器)上的。物联网设备与一个相对靠近边缘服务器进行无线通信。该服务器决定将哪些数据发送到云服务器(通常是时间敏感性较低的任务所需的数据，如重新培训)，以及在边缘服务器上处理哪些数据。

与基于云的AI(数据需要从端点到云服务器来回移动)相比，边缘 AI更容易解决隐私问题。它还提供了响应速度和减少云服务器工作负载的优点。想象一下，一辆需要基于人工智能做出决定的自动 汽车 。由于需要非常迅速地做出决策，系统不能等待数据传输到服务器并返回。考虑到通常由电池供电的物联网设备施加的功率限制，这些物联网设备中的推理引擎也需要非常节能。

今天，商业上可用的边缘 AI芯片，加上快速GPU或ASIC，可达到1-100 Tops/W运算效率。对于物联网的实现，将需要更高的效率。Imec的目标是证明推理效率在10.000个Tops /W。

通过研究模拟内存计算架构，我们正在开发一种不同的方法。这种方法打破了传统的冯·诺伊曼计算模式，基于从内存发送数据到CPU(或GPU)进行计算。使用模拟内存计算，节省了来回移动数据的大量能量。2019年，我们演示了基于SRAM的模拟内存计算单元(内置22nm FD-SOI技术)，实现了1000Tops/W的效率。为了进一步提高到10.000Tops/W，我们正在研究非易失性存储器，如SOT-MRAM, FeFET和基于IGZO（铟镓锌氧化物）的存储器。

半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。现在大部分电子产品中的核心单元都和半导体有着极为密切的关连。

一、2019年全球半导体材料市场销售额达521.2亿美元

SEMI报告指出，2019年全球半导体材料市场销售额为521.2亿美元，小幅下降-1.1%。分区域来看，中国台湾、韩国、中国大陆、日本、北美、欧洲半导体销售额分别为113.4亿美元、88.3亿美元、86.9亿美元、77.0亿美元、56.2亿美元、38.9亿美元，分别占全球半导体材料市场份额的22%、17%、17%、15%、11%、17%。中国大陆是2019年各地区中唯一增长的半导体材料市场，销售规模位居第三。

二、2019年封装材料销售额下滑增速超过晶圆制造材料

分产品来看，2019年全球晶圆制造材料销售额328亿美元，略微下降0.4%其中工艺化学品、溅射靶材和CMP同比下降超过2%。2019年封装材料销售额192亿美元，同比下滑2.3%。

三、2019年一半以上半导体上市公司净利增长

国内上市公司中，也有不少半导体行业上市公司，不过从规模来看比较小，但是在新一轮产能扩展期，将带来新的发展机会。截至2020年1月21日，共有22家半导体企业公布2019年业绩预告，有15家企业净利润出现增长的情况，其中上海新阳、闻泰科技、北京君正、安泰科技、天龙光电、硅宝科技6家企业净利润同比增长超过100%(数据对比以下线为止，下同)，占比27.27%净利同比下降的企业有7家，分别为强力新材、航锦科技、三安光电、士兰微、鼎龙股份、台基股份、大唐电信，占比为31.82%。

四、核心芯片国产自主化迫在眉睫

未来，中国半导体的发展趋势主要表现在：第一，政策引导推动集成电路成为战略性产业。第二，新兴技术将成为集成电路产业的未来核心产品。第三，核心技术及人才资源成为集成电路产业的可持续发展力。特别需要注意，中国国内的半导体自给率水平非常低，特别是核心芯片极度缺乏，国产占有率都几乎为零，国产产品的自主化迫在眉睫。

—— 以上数据来源于前瞻产业研究院《半导体硅片、外延片行业市场前景预测与投资战略规划分析报告》

1833年，英国巴拉迪最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但巴拉迪发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。

不久， 1839年法国的贝克莱尔发现半导体和电解质接触形成的结，在光照下会产生一个电压，这就是后来人们熟知的光生伏特效应，这是被发现的半导体的第二个特征。

在1874年，德国的布劳恩观察到某些硫化物的电导与所加电场的方向有关，即它的导电有方向性，在它两端加一个正向电压，它是导通的；如果把电压极性反过来，它就不导电，这就是半导体的整流效应，也是半导体所特有的第三种特性。同年，舒斯特又发现了铜与氧化铜的整流效应。

1873年，英国的史密斯发现硒晶体材料在光照下电导增加的光电导效应，这是半导体又一个特有的性质。 半导体的这四个效应，(jianxia霍尔效应的余绩——四个伴生效应的发现)虽在1880年以前就先后被发现了，但半导体这个名词大概到1911年才被考尼白格和维斯首次使用。而总结出半导体的这四个特性一直到1947年12月才由贝尔实验室完成。

很多人会疑问，为什么半导体被认可需要这么多年呢？主要原因是当时的材料不纯。没有好的材料，很多与材料相关的问题就难以说清楚。

半导体于室温时电导率约在10ˉ10～10000/Ω·cm之间，纯净的半导体温度升高时电导率按指数上升。半导体材料有很多种，按化学成分可分为元素半导体和化合物半导体两大类。除上述晶态半导体外，还有非晶态的有机物半导体等和本征半导体。

1982年，江苏无锡的江南无线电器材厂（742厂）IC生产线建成验收投产，这是一条从日本东芝公司全面引进彩色和黑白电视机集成电路生产线，不仅拥有部封装，而且有3英寸全新工艺设备的芯片制造线，不但引进了设备和净化厂房及动力设备等“硬件”，而且还引进了制造工艺技术“软件”。这是中国第一次从国外引进集成电路技术。第一期742厂共投资2.7亿元（6600万美元），建设目标是月投10000片3英寸硅片的生产能力，年产2648万块IC成品，产品为双极型消费类线性电路，包括电视机电路和音响电路。到1984年达产，产量达到3000万块，成为中国技术先进、规模最大，具有工业化大生产的专业化工厂。 1982年10月，国务院为了加强全国计算机和大规模集成电路的领导，成立了以万里副总理为组长的“电子计算机和大规模集成电路领导小组”，制定了中国IC发展规划，提出“六五”期间要对半导体工业进行技术改造。 1983年，针对当时多头引进，重复布点的情况，国务院大规模集成电路领导小组提出“治散治乱”，集成电路要“建立南北两个基地和一个点”的发展战略，南方基地主要指上海、江苏和浙江，北方基地主要指北京、天津和沈阳，一个点指西安，主要为航天配套。

1986年，电子部厦门集成电路发展战略研讨会，提出“七五”期间我国集成电路技术“531”发展战略，即普及推广5微米技术，开发3微米技术，进行1微米技术科技攻关。 1988年，871厂绍兴分厂，改名为华越微电子有限公司。 1988年9月，上无十四厂在技术引进项目，建了新厂房的基础上，成立了中外合资公司――上海贝岭微电子制造有限公司。 1988年，在上海元件五厂、上无七厂和上无十九厂联合搞技术引进项目的基础上，组建成中外合资公司――上海飞利浦半导体公司（现在的上海先进）。 1989年2月，机电部在无锡召开“八五”集成电路发展战略研讨会，提出了“加快基地建设，形成规模生产，注重发展专用电路，加强科研和支持条件，振兴集成电路产业”的发展战略。 1989年8月8日，742厂和永川半导体研究所无锡分所合并成立了中国华晶电子集团公司。

1990年10月，国家计委和机电部在北京联合召开了有关领导和专家参加的座谈会，并向党中央进行了汇报，决定实施九O八工程。 1991年，首都钢铁公司和日本NEC公司成立中外合资公司――首钢NEC电子有限公司。 1995年，电子部提出“九五”集成电路发展战略：以市场为导向，以CAD为突破口，产学研用相结合，以我为主，开展国际合作，强化投资，加强重点工程和技术创新能力的建设，促进集成电路产业进入良性循环。 1995年10月，电子部和国家外专局在北京联合召开国内外专家座谈会，献计献策，加速我国集成电路产业发展。11月，电子部向国务院做了专题汇报，确定实施九0九工程。 1997年7月17日，由上海华虹集团与日本NEC公司合资组建的上海华虹NEC电子有限公司组建，总投资为12亿美元，注册资金7亿美元，华虹NEC主要承担“九0九”工程超大规模集成电路芯片生产线项目建设。 1998年1月，华晶与上华合作生产MOS圆片合约签定，有效期四年，华晶芯片生产线开始承接上华公司来料加工业务。 1998年1月18日，“九0八” 主体工程华晶项目通过对外合同验收，这条从朗讯科技公司引进的0.9微米的生产线已经具备了月投6000片6英寸圆片的生产能力。 1998年1月，中国华大集成电路设计中心向国内外用户推出了熊猫2000系统，这是我国自主开发的一套EDA系统，可以满足亚微米和深亚微米工艺需要，可处理规模达百万门级，支持高层次设计。 1998年2月，韶光与群立在长沙签订LSI合资项目，投资额达2.4亿元，合资建设大规模集成电路（LSI）微封装，将形成封装、测试集成电路5200万块的生产能力。 1998年2月28日，我国第一条8英寸硅单晶抛光片生产线建成投产，这个项目是在北京有色金属研究总院半导体材料国家工程研究中心进行的。 1998年3月16日，北京华虹集成电路设计有限责任公司与日本NEC株式会社在北京长城-饭店举行北京华虹NEC集成电路设计公司合资合同签字仪式，新成立的合资公司其设计能力为每年约200个集成电路品种，并为华虹NEC生产线每年提供8英寸硅片两万片的加工订单。 1998年4月，集成电路“九0八”工程九个产品设计开发中心项目验收授牌，这九个设计中心为信息产业部电子第十五研究所、信息产业部电子第五下四研究所、上海集成电路设计公司、深圳先科设计中心、杭州东方设计中心、广东专用电路设计中心、兵器第二一四研究所、北京机械工业自动化研究所和航天工业771研究所。这些设计中心是与华晶六英寸生产线项目配套建设的。 1998年6月，上海华虹NEC九0九二期工程启动。 1998年6月12日，深港超大规模集成电路项目一期工程――后工序生产线及设计中心在深圳赛意法微电子有限公司正式投产，其集成电路封装测试的年生产能力由原设计的3.18亿块提高到目前的7.3亿块，并将扩展的10亿块的水平。 1998年10月，华越集成电路引进的日本富士通设备和技术的生产线开始验收试制投 片，-该生产线以双极工艺为主、兼顾Bi-CMOS工艺、2微米技术水平、年投5英寸硅片15万片、年产各类集成电路芯片1亿只能力的前道工序生产线及动力配套系统。 1998年3月，由西安交通大学开元集团微电子科技有限公司自行设计开发的我国第一个-CMOS微型彩色摄像芯片开发成功，我国视觉芯片设计开发工作取得的一项可喜的成绩。 1999年2月23日，上海华虹NEC电子有限公司建成试投片，工艺技术档次从计划中的0.5微米提升到了0.35微米，主导产品64M同步动态存储器（S－DRAM）。这条生产线的建-成投产标志着我国从此有了自己的深亚微米超大规模集成电路芯片生产线。

---