半导体厂商如何做芯片的出厂测试？

封装之后的测试不熟，有FT、SLT等，具体不详，yield map一类，以前在fab的时候，看到的是结果，具体测法不详，说一下fab芯片制造完成之后的测试吧。

1，出厂必测的WAT，wafer acceptance test，主要是电性能测试，每一类晶体管的参数，电压电容电阻等，每一层金属的电阻，层间的电容等，12寸厂的晶圆抽测9颗样点，均匀分布在整个wafer上，答主熟悉的55nm技术，每一个样点上必测70~120个参数，整片wafer测完约需要10~15分钟，设备主要是安捷伦和东电的；

2，在晶圆制造过程中监测膜厚、线宽等，膜厚是13点，线宽是9点；

3，光学镜头芯片还会测试wafer的翘曲度、整体厚度值，要配合后端芯片的再制备；

4，在测试芯片（非生产性正常检测）的时候，还会测试NBTI、TDDB、GOV等；

5，其他根据芯片特性的测试。

T352光器件封装-光器件封装工艺之--lot、wafer、bar条、die、chip的区别

光通信女人

光通信女人

光通信女人

这是个挺有意思的话题，器件封装厂家介绍，“我们有Bar条解理和测试”时，内心常常充满了自豪，也经常会迎来参观访问者们一句“哦”。

今天国华聊几个名词，比如激光器lot、wafer、bar、die、chip都是指哪一种形态？ 顺便聊下为什么激光器特有Bar条这个词。

半导体光芯片或者电芯片，最早都是一盘子做出来，在一个wafer上，或者叫晶元、晶圆。

无论是光模块里的激光器芯片、探测器芯片、驱动器电芯片，都是一盘一盘的做出来的。中间工艺有不同，设备不同，材料不同....

但都是一个圆盘子，早期小文【 [图文1]T218 半导体芯片制造流程与设备】，点击就可以链接。

国华之前小文说一盘子制作完成之后，整体用探针卡测试，把不良品标注（绿

光通信行业有个特殊的中间品，叫Bar条，这是什么神奇的东西呢。

比如，探测器芯片，可以直接给光一测有木有转成电，或者VCSEL是面发射，一盘子每个激光器加电，一测上面有没有光什么波长的光....。

FP、DFB是侧面发光，一盘子码的整齐的，侧面有没有光咱也看不到啊。咋办。

给它一条一条分开，侧面镀上膜做做端面处理，然后测试，好的坏的就可以区分。这个过程叫解理。

解理这个词是用在矿物质晶体上的，咱们光学的基本材料也是晶体啊，像掰巧克力一样，顺着纹理稍稍用力，就解开成一条条的。

“那直接掰成一块块的测试呗”

也不是不可以，羊毛出在羊身上，你让咱供应商一把把薅羊毛可以，一根一根薅羊毛也可以，用多少人费多少时间的问题呗。

能一盘盘测试，就不愿多费人力设备一条条测，能一条一条的测就不愿意一颗一颗的测。谁家的钱也不是大风刮来的。

Bar测好，再整成小芯片，这个小芯片，一颗颗的，有叫“晶粒”、有叫“chip”，也有叫“芯片或光芯片”，还有叫“管芯”...

为甚么有个管字，其实国华也没有找到确切出处, 或者可能是激光器也好，探测器也好，本质是个PN结，也就是二极管的“管”。

管它呢继续聊，做成一颗颗芯片就可以去封装成光器件了。

哦，对，咱们还有一个词，叫lot，其实一炉子（MOCVD）不只出一盘wafer，一般几盘放一起做，叫一个批次，材料的配比相同，工艺流程相同。

这同一批次叫一个lot，有些属性是通的，

做为一个自豪的底层劳动人民，劳动人民的自豪也是分层次的，自豪程度也是略有不同。

比如，越精细的越自豪：

有材料生长能力>晶圆能力>bar条测试能力>TO封装能力>OSA组装能力>光模块设计能力

越上游越自豪(甲方掏腰包的角色）：

运营商>设备制造商>模块制造商>光器件制造商>芯片提供商>辅材配料商

资源越稀缺越自豪：

光芯片制造能力>电芯片制造能力>封装能力>芯片使用者

在国华的看法里，一个产业良性共同发展才是大道之理，共同把一个蛋糕做精美，无论做蛋糕的师傅、卖蛋糕的店员、买蛋糕的美女都会开心、掏腰包的大哥略忧伤。

一个良性产业各自做各自专业的事，多赢，成就的是一个大环境大氛围。

君不见相机产业链的翘楚‘柯达’不是败给竞争对手，而是败给另一个产业，手机业的崛起，使得每一个手机都成为了相机。

在同一个产业内，竞争是避免不了的，如果站在对手的角度审视自己、发现问题解决问题也是提升自身的一种途径，有序的竞争与协作是个好事情。

我家大哥在家总想欺负欺负我，树立一种权威，他多歇着我多干活，他管攒钱我管挣钱。家庭话语权这是红果果的竞争啊，可是谁敢揍一下国华，我家大哥能跟他玩儿命，这也是红果果的协作。

国华今天班了个门弄了个斧，见谅见谅。

集成电路的检测（IC test）分为wafer test（晶圆检测）、chip test（芯片检测）和package test（封装检测）。

wafer test是在晶圆从晶圆厂生产出来后，切割减薄之前的检测。其设备通常是测试厂商自行开发制造或定制的，一般是将晶圆放在测试平台上，用探针探到芯片中事先确定的检测点，探针上可以通过直流电流和交流信号，可以对其进行各种电气参数检测。

对于光学IC，还需要对其进行给定光照条件下的电气性能检测。

wefer test主要设备：探针平台。

wefer test辅助设备：无尘室及其全套设备。

wefer test是效率最高的测试，因为一个晶圆上常常有几百个到几千个甚至上万个芯片，而这所有芯片可以在测试平台上一次性检测。

chip test是在晶圆经过切割、减薄工序，成为一片片独立的chip之后的检测。其设备通常是测试厂商自行开发制造或定制的，一般是将晶圆放在测试平台上，用探针探到芯片中事先确定的检测点，探针上可以通过直流电流和交流信号，可以对其进行各种电气参数检测。chip test和wafer test设备最主要的区别是因为被测目标形状大小不同因而夹具不同。

对于光学IC，还需要对其进行给定光照条件下的电气性能检测。

chip test主要设备：探针平台（包括夹持不同规格chip的夹具）

chip test辅助设备：无尘室及其全套设备。

chip test能检测的范围和wafer test是差不多的，由于已经经过了切割、减薄工序，还可以将切割、减薄工序中损坏的不良品挑出来。但chip test效率比wafer test要低不少。

package test是在芯片封装成成品之后进行的检测。由于芯片已经封装，所以不再需要无尘室环境，测试要求的条件大大降低。

一般package test的设备也是各个厂商自己开发或定制的，通常包含测试各种电子或光学参数的传感器，但通常不使用探针探入芯片内部（多数芯片封装后也无法探入），而是直接从管脚连线进行测试。

由于package test无法使用探针测试芯片内部，因此其测试范围受到限制，有很多指标无法在这一环节进行测试。但package test是最终产品的检测，因此其检测合格即为最终合格产品。

IC的测试是一个相当复杂的系统工程，无法简单地告诉你怎样判定是合格还是不合格。

一般说来，是根据设计要求进行测试，不符合设计要求的就是不合格。而设计要求，因产品不同而各不相同，有的IC需要检测大量的参数，有的则只需要检测很少的参数。

事实上，一个具体的IC，并不一定要经历上面提到的全部测试，而经历多道测试工序的IC，具体在哪个工序测试哪些参数，也是有很多种变化的，这是一个复杂的系统工程。

例如对于芯片面积大、良率高、封装成本低的芯片，通常可以不进行wafer test，而芯片面积小、良率低、封装成本高的芯片，最好将很多测试放在wafer test环节，及早发现不良品，避免不良品混入封装环节，无谓地增加封装成本。

IC检测的设备，由于IC的生产量通常非常巨大，因此向万用表、示波器一类手工测试一起一定是不能胜任的，目前的测试设备通常都是全自动化、多功能组合测量装置，并由程序控制，你基本上可以认为这些测试设备就是一台测量专用工业机器人。

IC的测试是IC生产流程中一个非常重要的环节，在目前大多数的IC中，测试环节所占成本常常要占到总成本的1/4到一半。

---