半导体外延生长有哪些方式

外延(Epitaxy, 简称Epi)工艺是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料，外延层可以是同质外延层(Si/Si)，也可以是异质外延层(SiGe/Si 或SiC/Si等)；同样实现外延生长也有很多方法，包括分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延(ATM &RP Epi)等等。本文仅介绍广泛应用于半导体集成电路生产中衬底为硅材料的硅(Si)和锗硅(SiGe)外延工艺。根据生长方法可以将外延工艺分为两大类(表1)：全外延(Blanket Epi)和选择性外延(Selective Epi, 简称SEG)。工艺气体中常用三种含硅气体源：硅烷(SiH4)，二氯硅烷(SiH2Cl2, 简称DCS) 和三氯硅烷(SiHCl3, 简称TCS)；某些特殊外延工艺中还要用到含Ge和C的气体锗烷(GeH4)和甲基硅烷(SiH3CH3)；选择性外延工艺中还需要用到刻蚀性气体氯化氢(HCl)，反应中的载气一般选用氢气(H2)。 外延选择性的实现一般通过调节外延沉积和原位(in-situ)刻蚀的相对速率大小来实现，所用气体一般为含氯(Cl)的硅源气体DCS，利用反应中Cl原子在硅表面的吸附小于氧化物或者氮化物来实现外延生长的选择性；由于SiH4不含Cl原子而且活化能低，一般仅应用于低温全外延工艺；而另外一种常用硅源TCS蒸气压低，在常温下呈液态，需要通过H2鼓泡来导入反应腔，但价格相对便宜，常利用其快速的生长率（可达到5 um/min）来生长比较厚的硅外延层，这在硅外延片生产中得到了广泛的应用。IV族元素中Ge的晶格常数(5.646A与Si的晶格常数(5.431A差别最小，这使得SiGe与Si工艺易集成。在单晶Si中引入Ge形成的SiGe单晶层可以降低带隙宽度，增大晶体管的特征截止频率fT(cut-off frequency)，这使得它在无线及光通信高频器件方面应用十分广泛；另外在先进的CMOS集成电路工艺中还会利用Ge跟Si的晶格常数失配(4%)引入的晶格应力来提高电子或者空穴的迁移率(mobility)，从而增大器件的工作饱和电流以及响应速度，这正成为各国半导体集成电路工艺研究中的热点。由于本征硅的导电性能很差，其电阻率一般在200ohm-cm以上，通常在外延生长的同时还需要掺入杂质气体(dopant)来满足一定的器件电学性能。杂质气体可以分为N型和P型两类：常用N型杂质气体包括磷烷(PH3)和砷烷(AsH3)，而P型则主要是硼烷(B2H6)。硅及锗硅外延工艺在现代集成电路制造中应用十分广泛，概括起来主要包括：1．硅衬底外延：硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅；或者在高搀杂硅衬底上生长外延层以防止器件的闩锁（latch up）效应。2．异质结双极晶体管（Hetero-junction Bipolar Transistor,简称HBT)基区(base)异质结SiGe外延(图1)：其原理是在基区掺入Ge组分，通过减小能带宽度,从而使基区少子从发射区到基区跨越的势垒高度降低，从而提高发射效率γ, 因而，很大程度上提高了电流放大系数β。在满足一定的放大系数的前提下，基区可以重掺杂，并且可以做得较薄，这样就减少了载流子的基区渡越时间，从而提高器件的截止频率fT (Cut-Off Frequency)，这正是异质结在超高速，超高频器件中的优势所在。 3．CMOS源(source)漏(drain)区选择性Si/SiGe外延：进入90nm工艺时代后，随着集成电路器件尺寸的大幅度减小，源漏极的结深越来越浅，需要采用选择性外延技术 (SEG)以增厚源漏极(elevated source/drain)来作为后续硅化(silicide)反应的牺牲层(sacrificial layer) (图2)，从而降低串联电阻，有报道称这项技术导致了饱和电流(Idsat)有15％的增加。 而对于正在研发中的65/45nm技术工艺，有人采用对PMOS源漏极刻蚀后外延SiGe层来引入对沟道的压应力(compressive stress) (图3)，以提高空穴(hole)的迁移率(mobility)，据报道称实现了饱和电流(Idsat)35％的增加。 应变硅(strain silicon)外延：在松弛(relaxed)的SiGe层上面外延一层单晶Si，由于Si跟SiGe晶格常数失配而导致Si单晶层受到下面SiGe层的拉伸应力(tensile stress)而使得电子的迁移率(mobility)得到提升(图4)，这就使得NMOS在保持器件尺寸不变的情况下饱和电流(Idsat)得到增大，而Idsat的增大意味着器件响应速度的提高，这项技术正成为各国研究热点。一般而言，一项完整的外延工艺包括3个环节：首先，根据需要实现的工艺结果对硅片进行预处理，包括去除表面的自然氧化层及硅片表面的杂质，对于重搀杂衬底硅片则必须考虑是否需要背封(backseal)以减少后续外延生长过程中的自搀杂。然后在外延工艺过程中需要对程式进行优化，如今先进的外延设备一般为单片反应腔，能在100秒之内将硅片加热到1100℃以上，利用先进的温度探测装置能将工艺温度偏差控制在2度以内，反应气体则可通过质量流量计(MFC)来使得流量得到精准控制。在进行外延沉积之前一般都需要H2烘烤(bake)这一步，其目的在于原位(in-situ)去除硅片表面的自然氧化层和其他杂质，为后续的外延沉积准备出洁净的硅表面状态。 最后在外延工艺完成以后需要对性能指标进行评估，简单的性能指标包括外延层厚度和电特性参数, 片内厚度及电特性均匀度(uniformity)，片与片间的重复性(repeatability)，杂质颗粒(particle)数目以及污染(contamination)；在工业生产中经常要求片内膜厚及电性的均匀度<1.5%(1σ)，对硅片厂家来说经常还要考查外延层的扩展电阻率曲线(SRP)以确定是否有污染存在及污染物杂质的量。特别地，对于SiGe工艺我们经常还需要测量Ge的含量及其深度分布，对于有搀杂的工艺我们还需要知道搀杂原子的含量及深度分布。另外晶格缺陷(defect)也是我们必须考虑的问题，一般而言，常常出现的有四种缺陷，包括薄雾(haze)，滑移线(slip line), 堆跺层错(stacking fault) 和穿刺(spike)，这些缺陷的存在对器件性能有很大影响，可以导致器件漏电流增大甚至器件完全失效而成为致命缺陷(killer effect)。一般来讲消除这些缺陷的办法是检查反应腔体漏率是否足够低(<1mTorr/min)，片内工艺温度分布是否均匀，承载硅片的基座或准备的硅片表面是否洁净、平坦等。经过外延层性能指标检测以后我们还需要对外延工艺进一步优化，以满足特定器件的工艺要求。硅衬底外延：硅片制造中为了提高硅片的品质通常在硅片上外延一层纯净度更高的本征硅；或者在高搀杂硅衬底上生长外延层以防止器件的闩锁（latch up）效应。

半导体，最特别之处在于它的单向导电性能。“半导体”因此得名。就是说，电流只能向一个方向流动，而不能返回。半导体所使用的晶体，通常是由锗或者硅材料制作的。由于硅材料成本较低，所以硅管使用最广泛。

利用半导体单向导电性能制作的晶体二极管，可以将交流电变为直流电。用于电子电路，可起到检波、整形、阻尼、稳压等作用。

若干晶体管和电阻组成功能电路，集成到一个芯片之中，就是所谓的集成电路。例如一只电脑处理器（CPU）里面的晶体管就多达上万只！

硅片是生产芯片、分立器件、传感器等半导体产品的关键材料，目前90%以上的半导体产品均使用硅基材料制造，硅片占半导体材料市场规模比重约为37%，位居半导体三大核心材料之首，因此，半导体硅片被誉为半导体行业的“粮食”，虽然全球市场总规模不大，但至关重要。

近20年以来，半导体硅片长期被日本信越、日本胜高（SUMCO）、环球晶圆、德国Siltronic、韩国SK Siltron等少数寡头企业垄断。2019年，行业前五大企业合计销售额占全球半导体硅片行业销售额比重高达92%，我国90%以上的硅片需求依赖进口，基本不在国内生产，目前，硅片垄断局面还在加剧。

11月30日，德国硅片制造商Siltronic AG表示，正与环球晶圆开展深入谈判，后者拟以37.5亿欧元（约合45亿美元）将其收购，双方预期在12月第二周，取得Siltronic监事会及环球晶圆董事会核准后，进行BCA签署。

环球晶董事长徐秀兰指出，双方都认为结合后的事业体会有很好的成效，将更能互补地有效投资，进而扩充产能。

并购前，德国Siltronic为全球第四大硅晶圆厂，市占率约为7%，环球晶则为全球第三大厂，市占率达18%，收购完成后，环球晶在全球硅晶圆市场占有率有望一举跃升至25%，逼近日本胜高的28%，同时意味着全球晶圆市场将呈现日本信越、胜高、环球晶圆、SK Siltron四强争霸的格局，进一步垄断市场。

根据IC Insights的报告，今年仅ADI收购Maxim、英伟达收购ARM、SK海力士收购英特尔存储业务、AMD收购赛灵思四起收购案的交易额就高达1050亿美元，外加Marvell100亿美元收购Inphi、环球晶45亿美元收购德国Siltronic，2020年半导体并购金额已经创下 历史 新高。

去年，韩国SK Siltron为防止日本出口限制，收购杜邦碳化硅晶圆事业部，在区域全球化抬头的当下，各巨头抱团取暖，通过并购来加强各自的优势，以应对快速变化和复杂的局面。

以半导体设备巨头应用材料为例，在2018年之前的几十年内，应用材料长期稳坐全球半导体设备第一供应商的位置，凭借的就是全面且强大的产品线，特别是在具有高技术含量的半导体制造前道设备，该公司具有相当深厚的技术功底。

但从 历史 来看，应用材料正是通过一系列的并购，来加强自己实力的，虽然从1967年-1996年的30年间，应用材料只有一次核心业务相关的并购，但在1997年-2007年十年间，先后发起了14起并购案，不断完善自己的产品构成。

截至目前，应用材料的产品线涵盖了半导体制造的数十种设备，包括原子沉积、化学气相沉积、物理气相沉积、离子注入机、刻蚀机、化学抛光及晶圆检测设备等，预计2020年，应用材料半导体设备的市场份额将从去年的15.9%提高至18.8%。

查阅了近几年的国内半导体海外并购案例，主要有五起：

2013年紫光集团17.8亿美元收购展讯，2014年9.07亿美元收购锐迪科，后合并成为紫光展锐；2015年合肥瑞成18亿美元收购高性能射频功率放大器厂商AMPLEON；2016年中信资本、北京清芯华创投资与金石投资19亿美元收购CMOS传感器厂商豪威 科技 ；

2016年长电 科技 以7.8亿美元收购新加坡封测厂金科星朋；2017年建广资产27.5亿美元收购恩智浦标准件业务，今年6月安世半导体正式注入闻泰 科技 。

其他的海外收购基本都在5亿美元以下，特别是国产替代加速的最近三年，鲜有海外并购的大案例，想着国内半导体厂不差钱，但为何还是买不来？

实际上，国内企业海外并购，特别是半导体海外并购还真不是钱多就能解决的问题，早在1996年，西方42国就签署了集团性限制出口控制机制——《瓦森纳协定》，简单来说，就是成员国内技术转让或出口无需上报，但向非成员国转让需要上报，以此达到技术转让监管和控制的目的。

并且这份协定很与时俱进，以大硅片为例，2019年底修订的《瓦森纳协定》，就新增了一条关于12英寸大硅片技术的出口管制内容，直指中国集成电路14纳米制程工艺，以及上游适用于14纳米工艺的大硅片。

封锁的还不止拉高纯度单晶硅锭的设备和材料，更是从切割抛光好的硅片具体参数上进行了限制，专门针对适用于14纳米制程工艺的各种硅片。所以说，小到具体产品参数都能安排的明明白白，更别说直接并购先进企业，基本没有可能。

如果说美国单方面打压华为是凭借自身实力，那么通过《瓦森纳协定》限制技术出口，就相当于是在全球拉圈子，限制圈内技术出口，圈外想用，就只能用廉价劳动换取圈内输出的高附加值成品，《瓦森纳协定》相当于“金钟罩”。所以并购不来的公司，只有自己造。

实际上，光伏用硅片已经被国内的厂家玩出白菜价，半导体用的硅片之所以被国外垄断，难度在于单晶硅的纯度和内部缺陷的控制，我们做的不好。

在纯度上，光伏用的硅片6个9就够了，但半导体硅片需要11个9，也就是99.999999999%，问题就在这个纯度上面，拉出来的单晶硅锭纯度不够，内部缺陷、应力、翘曲度也跟国外有差距，做出来的芯片良品率就比较低。

所以为了良品率，晶圆厂都愿意愿意花高价买更高质量的硅片，而不愿意花低价买低质量的硅圆片，因为会导致最终芯片的良率，我国生产的硅圆片打不开国际市场就是凭证。

对于单晶硅的提纯和晶体缺陷控制，需要基于长期实践经验的积累和现场错误的总结，这是各个厂商的高度保密的技术，因为这方面的因素，国外硅片厂都没有在国内设厂。

目前，沪硅产业打破了我国12英寸（300mm）半导体硅片国产化率几乎为0的局面，推进了我国半导体关键材料生产技术自主可控的进程；中环股份现也已具备3-12英寸全尺寸半导体硅片产品的量产能力。

总的来说，当下全球市场主流的产品是12英寸，使用比例超过70%，主要应用在智能手机、计算机、人工智能、固态硬盘等高端芯片上。目前4-6英寸的硅片已可以满足国内需求，8英寸也日渐成熟，进入大规模国产替代阶段，但12英寸才刚刚进入初级阶段，还面临EPI、位错等诸多难题待解决，替代之路仍任重道远。

---