请问下半导体集成电路版图设计中的最小套准间距是什么？它和引线孔宽有什么关系？

lz GDUT的？昨天考完了？貌似没这道题

我认为：

有效周长S=20/0.2=100um。

最小宽度W=引线孔宽+2X套准间距=26um。

对长度也同理L>=26um。

故2（W+L）=104>100um.

故最小面积=26*26=676

ic指的是集成电路，版图设计是ic设计步骤里的除去验证的最后步骤。

pcb电路板设计的对象是宏观电路，即使用芯片搭建系统。

而ic设计做的是芯片本身，所以这里的版图设计（layout）就是芯片内部的电路物理实现，即使是裸片，肉眼也是看不清线路的，因为实在是太小了。一般layout设计工具用的比较多的是cadence的virtuoso。

如果是pcb的话，工具那就多了去了。

再给你个ic的版图在设计的时候的样子吧~

当然这只是一个芯片的一小部分

不属于集成电路版图设计的依据是基于形式逻辑的设计方法

集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比（基于锗（Ge）的集成电路）和罗伯特·诺伊斯（基于硅（Si）的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。

---