半导体的全耗尽是什么意思? 英文即是fully depleted

在半导体pn结、肖特基结、异质结中,由于界面两侧半导体原有化学势的差异导致界面附近能带弯曲,从而形成能带弯曲区域电子或空穴浓度的下降,这一界面区域在半导体物理中称为耗尽区.

而全耗尽是指某一区域的电子或空穴浓度下降为极低（接近于零）.

在半导体行业中，FD-SOI和FinFET晶体管技术已实现量产，IC制造商正深入开拓这两项技术以进一步提高性能，满足各种客户的特殊技术和经济需求。

不过，在开发下一代FD-SOI和FinFET技术所需工艺时，两种晶体管技术工艺都面临着同样的问题，包括设计和工艺系统性缺陷激增、制程误差冗余缩减、工艺程序变化不断等等。

虽然综合了检测、测量、数据分析的工艺控制解决方案，对IC制造商解决工艺难题起到了重要作用，但由于FD-SOI和FinFET晶体管存在器件架构和材料上的根本性差异，每一种技术都需采用特定的工艺控制策略，以便晶圆厂商能发现、确定并解决工艺中的相关问题。

FD-SOI（全耗尽型绝缘硅）技术正应用于物联网、汽车和机器学习等相关设备中。目前28纳米FD-SOI设计节点已全面投产，22纳米和12纳米正在开发中，并有望扩展至10纳米以下的设计节点。

FD-SOI技术是一种平面工艺，通过使用不同的起始衬底来杠杆化和延伸现有批量CMOS平面制造工艺的性能。FD-SOI的衬底中，在硅基底上布有一层超薄的氧化物薄膜以充当绝缘层。

与传统的块状硅技术相比较，FD-SOI技术能提供更好的电晶体静电特性，也能降低影响元件性能的泄漏电流。SOI衬底由晶圆厂商制造，而晶圆厂商必须完成特定的检测和测量控制，才能确保基板生产达到IC制造商的必需规格。

晶圆厂商需要依靠的工艺控制系统，包括：

无图案晶圆缺陷检测仪，帮助晶圆厂商优化工艺，确保最终成品不出现微尘粒子、堆垛层错、滑移线、划痕和其他缺陷。裸晶圆几何测量系统，能确保达到基板平整度，边缘辗轧和前后端线纳米形貌等要求。薄膜测量系统，可优化和控制SOI薄膜叠层的厚度和均匀度。

FD-SOI的器件制造工艺与体硅CMOS工艺非常相似。所以，大批量CMOS工艺控制的方法也适用于FD-SOI，包括使用图案化和无图案晶圆缺陷检测仪进行在线缺陷监测和工艺工具鉴定等。不过，在包括薄膜测量和套刻测量的FEOL测量上还是有差异。

用于FD-SOI衬底的薄表面堆栈是透明的，所以需要薄膜和套刻测量系统的光学技术和先进的建模/算法，以便能准确建模，并有效测量该衬底堆栈上的架构。

相对于FD-SOI，主要用于高性能器件（如GPU和CPU）的FinFET已实现45纳米、28纳米、16/14纳米和10纳米逻辑设计节点的全面投产，而7纳米预计在今年也会正式量产。

FinFET的创新性3D晶体管架构，可让IC制造商生产出尺寸更小、速度更快、功耗更低的器件。在1Xnm设计节点上生产FinFET涉及到多重图案化技术的使用，比如使用自对准四重图案化技术，可以实现预期器件的最终尺寸，但这大大增加了晶体管生产的工艺步骤。

所以，FinFET的工艺控制不仅需要高灵敏度检测和测量系统来解决较小的关键缺陷和三维器件结构，而且还需要高生产率来有效监测和控制因使用多重图案化技术而增加的工艺步骤。

考虑到FinFET 3D晶体管架构，主要的测量难点在于精确测量与器件性能相关的各种参数-例如鳍片的侧壁角度，复杂薄膜堆叠的厚度以及图案套刻的误差。随着多重图案化技术的应用，套刻测量系统还必须能准确和有力地反馈层内和层间套刻误差。

支持FinFET生产的关键测量系统包括：

SpectraShape 10K，测量器件形状和关键尺寸Archer 600和ATL，测量重叠误差SpectraFilm F1，测量薄膜厚度

由于FinFET的制造尺寸较小而工艺步骤较多，所以缺陷检测仪需要高分辨率、光学滤波和算法来最优地提取噪声图像中的缺陷信号，同时也需要高吞吐量来覆盖全晶片检测。有了这些属性，缺陷检查和审查系统就可以从一系列工艺程序中发现，识别并控制极小的关键缺陷。

为了确保能找到所有的关键缺陷类型，晶圆厂商有多方面的检测方法，包括：

厂内光罩检测，监测并再认证可能会影响到全掩膜版关键缺陷的光罩多功能缺陷查找法，用光学图案化晶圆检测仪和电子束审查工具查找出所有系统缺陷类型，并显示出晶圆级缺陷特征，可帮助工程师识别缺陷源对关键缺陷进行内联和工具监控，快速识别影响良率的偏移

---