半导体行业芯片封装与测试的工艺流程

半导体行业芯片封装与测试的工艺流程,第1张

封装测试厂从来料(晶圆)开始,经过前道的晶圆表面贴膜(WTP)→晶圆背面研磨(GRD)→晶圆背面抛光(polish)→晶圆背面贴膜(W-M)→晶圆表面去膜(WDP)→晶圆烘烤(WBK)→晶圆切割(SAW)→切割后清洗(DWC)→晶圆切割后检查(PSI)→紫外线照射(U-V)→晶片粘结(DB)→银胶固化(CRG)→引线键合(WB)→引线键合后检查(PBI);在经过后道的塑封(MLD)→塑封后固化(PMC)→正印(PTP)→背印(BMK)→切筋(TRM)→电镀(SDP)→电镀后烘烤(APB)→切筋成型(T-F)→终测(FT1)→引脚检查(LSI)→最终目检(FVI)→最终质量控制(FQC)→烘烤去湿(UBK)→包装(P-K)→出货检查(OQC)→入库(W-H)等工序对芯片进行封装和测试,最终出货给客户

这个我来回答吧,上周刚去参观了他们总部,他们搭建了一条封装制程的线体,采用的是并联布线模式,这个应该是他们首创的一种半导体封装制程设备的布局形式,优势非常明显,对比传统的串联或者串并结合的形式,这种方式可以提高整线的稼动率。因为串联或者串并结合,只要一台设备因故宕机,其他设备只能被迫停产,很浪费时间和产能。并联的话就不会,每台设备都是单独运行,不会受其他设备宕机影响。

半导体制程实务上有四个关键,也可以是四大模块:

1.光罩制程:将线路设计模式化的角色

2.芯圆制程:将线路模式具体化的角色

3.封装制程:处理芯圆至芯片化的角色

4.终测制程:明确线路的功能化的角色


欢迎分享,转载请注明来源:内存溢出

原文地址: https://outofmemory.cn/dianzi/9166052.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-04-25
下一篇 2023-04-25

发表评论

登录后才能评论

评论列表(0条)

保存