最紧缺的芯片，功率半导体行业的情况：比亚迪、斯达半导、士兰微

IGBT长文

功率半导体行业情况

预测2025年国内功率半导体500亿市场，目前国产化渗透率很低。预测未来整个功率三大块： 汽车 、光伏、工控 。还有一些白电、高压电网、轨交。

（1）工控市场： 国内功率半导体2018年以前主要还是集中工控领域，国内规模100亿；

（2）车载新能源车市场： 2025年预测电动车国内市场达到100-150亿以上；2019-2020年新能源 汽车 销量没怎么涨，但是2020年10月开始又开始增长 ，一辆车功率半导体价值量3000元，预测2021年国内200万辆（60亿市场空间），2025年国内目标达到500万台（150亿市场空间）。

（3）光伏逆变器市场： 从130GW涨到去年180GW。光伏逆变器也是迅速发展，1GW对应用功率半导体产业额4000万元人民币，所以， 光伏这块2020年180GW也有70多亿功率半导体产业额。国内光伏逆变器厂商占到全球60%市场份额（固德威、阳光电源、锦浪、华为等）。

Q：功率半导体景气情况

A：今年的IGBT功率半导体涨价来自于：（1）新能源车和光伏市场对IGBT的需求快速增长；（2）疫情影响，IGBT目前大部分仰赖进口，而且很多封测都在东南亚（马来西亚等），目前处于停摆阶段，加剧缺货状态。（3）现在英飞凌工控IGBT交期半年、 汽车 IGBT交期一年。 2022-2023年后疫情缓解了工厂复工，英飞凌交期可能会缓解；但是，对IGBT模组来说， 汽车 和光伏市场成长很快，缺货可能会一直持续下去。 直到英飞凌12英寸，还有国内几条12英寸（士兰微、华虹、积塔、华润微等）产线投出来才有可能缓解。

Q：新能源车IGBT市场和国内主要企业优劣势？

A： 第一比亚迪， 国内最早开始做的；

（1） 2008年收购了宁波中玮的IDM晶圆厂开始自己做，2010-2011年组织团队开始开发车载IGBT；2012年导入自家比亚迪车，2015年自研的IGBT开始上量。

（2）2015年以前，比亚迪80%芯片都是外购英飞凌的，然后封装用在自己的车上，比如唐、宋等；

（3）2015年之后自产的IGBT 2.5代芯片出来，80%芯片开始用自己，20%外购；

（4）2017-2018年IGBT 4.0代芯片出来以后，基本100%用自己的芯片。 他现在IGBT装车量累计最多，累计100万台用自己的芯片，2017年开始往外推广自己的芯片和模块， 但是，比亚迪IGBT 4.0只能对标英飞凌IGBT 2.5为平面型+FS结构，比国内企业沟槽型的芯片性能还差一些 （对比斯达、宏微、士兰微的4代都落后一代；导致饱和压降差2V，沟槽型的薄和压降差1.4V，所以平面结构的损耗大，最终影响输出功率效率）。所以， 目前外部采用比亚迪IGBT量产的客户只有深圳的蓝海华腾，做商用物流车 ；乘用车其他厂商没用一个是性能比较落后，另一个是比亚迪自研的模块是定制化封装，比目前标准化封装A71、A72等模块不一样；

（5）2020年底比亚迪最新的IGBT 5.0推出来 ，能对标国内同行沟槽型的芯片（对标英飞凌4.0代IGBT，还有斯达、士兰微的沟槽型产品），就看他今年推广新产品能不能取得进展了。

第二斯达半导： （1）2008年开始做IGBT，原本也是外购芯片，自己做封装；

（2）2015年英飞凌收购了IR（international rectifier），把IR原本芯片团队解散了，斯达把这个团队接手过来，在IR第7代芯片（对标英飞凌第4代）基础上迭代开发；

（3）2016年开始推广自己研发的芯片，客户如汇川、英威腾进行推广。这款是在别人基础上开发的，走了捷径，所以一次成功，迅速在国内主机厂进行推广；

（4）2017年开始用在电控、整车厂；

（5）斯达现在厂内自研的芯片占比70%，但是在车规上A00级、大巴、物流车这些应用比较多 。但是他的750V那款A级车模块还没有到车规级，寿命仅有4-5年（要求10年以上），失效率也没有达标（年失效率50ppm的等级）； A级车的整车厂对车载IGBT模块导入更倾向于IDM，因为对芯片寿命、可靠性、失效率要求高，IDM在Fab厂端对工艺、参数自己把控。斯达的芯片是Fabless，没法证明自己的芯片来料是车规级；（虽然最终模块出厂是车规级，但是芯片来料不能保证）

Fabless做车规级的限制： 斯达给华虹下单，是晶圆出来以后，芯片还有经过多轮筛选，经过测试还有质量筛选，然后再拿去封装，封装完以后在拿去老化测试，动态负载测试等，最后才会出给整机客户；但是，IDM模式在Fab厂那端就可以做到很多质量控制，把参数做到一致，就可以让芯片达到车规等级，出来以后不需要经过很多轮的筛选；

第三中车电气：（1） 2012年收购英国的丹尼克斯，开始进行IGBT开发。

（2）2015年成立Fab厂，一开始开发应用于轨交的IGBT高压模块6500V/7500V。2017年因为在验证所以产能比较闲置，所以开始做车规级的IGBT模块650V/750V/1200V的产品；

（3）2018年国产开始有机会导入大巴车、物流车、A00级别的模块（当时国内主要是中车、比亚迪、斯达三家导入，中车的报价是里面最低的；但是受限于中车原来不是做工控产品，所以对于车规IGBT的应用功放，还有加速功放理解不深；例如：IGBT要和FRD并联使用，斯达和比亚迪是IGBT芯片和FRD芯片面积都是1:1使用，中车当时不太了解，却是用1:0.5，在特殊工况下，二极管电流会很大，失效导致炸机，所以当时中车第一版的模块推广不是很顺利。

2019-2021年中车进行芯片改版，以及和Tier-1客户紧密合作，目前汇川、小鹏、理想都对中车进行了两年的质量验证，今年公司IGBT有机会上乘用车放量。 我们觉得中车目前的产品质量达到车规要求，比斯达、比亚迪都好；中车的Fab厂和封装厂也达到车规等级，今年中车上量以后还要看他的失效率。如果今年数据OK的话，后面中车有机会占据更大份额。

第四士兰微：（1） 2018年之前主要做白电产品；

（2）2018年以后成立工业和车载IGBT。四家里面士兰微是最晚开始做的；

（3）目前为止，士兰微 车载IGBT有些样品出来，而且有些A00级别客户已经开始采用了，零跑、菱电采用了士兰微模块 。士兰微要走的路线是中车、斯达的路径，先从物流、大巴、A00级进入。 士兰微虽然起步慢，但是优势是在于IDM，自有6、8、12英寸产线产品迭代非常块（迭代一版产品只要3个月，Fabless要6个月）。 工业领域方面，士兰未来是斯达最大的竞争对手，车载这块主要看他从A00级车切入A级车的情况。

Q：国内几家厂商车规芯片参数差异？

A：比亚迪IGBT的4.0平面型饱和压降在2V以上，但是斯达、士兰微、中车的沟槽型工艺能做到1.4V-1.6V，平面损耗大，最终影响输出功率差；

如果以A级车750V模块为例，士兰微是目前国内做最好的，能对标英飞凌输出160KW-180KW， 然后是中车，也能做到160KW但是到不了180KW，斯达半导产品出来比较早做到140-150kW的功率，比亚迪用平面型工艺最高智能做到140kW，所以最后会体现在输出功率；

比亚迪芯片工艺落后的原因：收购宁波中玮的厂是台积电的二手厂，这条线只能做6英寸平面型工艺，做不了沟槽的工艺；所以比亚迪新一代的5.0沟槽工艺的芯片是在华虹代工的 （包括6.0对标英飞凌7代的芯片估计也是找带动）。

Q：国内几家厂商封装工艺的差异？

A：车规封装有四代产品：

（1）第一代是单面间接水冷： 模块采用铜底板，模块下面涂一层导热硅脂，打在散热器底板上，散热器下面再通水流，因此模块不直接跟水接触。这种模块主要用在经济型方案，如A00、物流车等；这个封装模块国内厂商比亚迪、斯达、宏微等都可以量产，从工业级封装转过来没什么技术难度。

（2）第二代是单面直接水冷： 会在底板上长散热齿（Pin Fin结构）,在散热器上开一个槽，把模块插进去，下面直接通水，跟水直接接触，周围封住，散热效率和功率密度会比上一代提升30%以上；这种模块主要用在A00和A级车以上，乘用车主要用这种方案。国内也是大家都可以量产，细微区别在于斯达、中车用的铜底板，比亚迪用的铝硅钛底板，比亚迪这个底板更可靠，但是散热没有铜好。他是讲究可靠性，牺牲了一些性能。

（3）第三代是双面散热： 模块从灌胶工艺转为塑封工艺，两面都是间接水冷，散热跟抽屉一样把模块插进去；这种模块最早是日系Denso做得（给丰田普锐斯），国内华为塞力斯做的车，也是采用这个双面水冷散热的方案。国外安森美、英飞凌、电桩都是这个方案，国内是比亚迪（2016年开始做）和斯达在做，但是对工艺要求比较高（散热器模块封装工艺比较复杂，芯片需要特殊要求，要求芯片两面都能焊，所以芯片上表面还需要电镀），国内比亚迪、斯达距离量产还有一段距离（一年左右）；

（4）第四代是双面直接水冷： 两面铜底加上长pinfin双面散热，目前全球只有日本的日立可以量产，给奥迪etron、雷克萨斯等高端车型在供应，国内这块没有量产，还处于技术开发阶段。

Q：国内企业现在还有外采英飞凌的芯片吗，国内这四家距离英飞凌的代差

A：目前斯达、宏微、比亚迪还是有部分产品外采英飞凌的芯片；斯达外采的芯片主要是做一些工业级别IGBT产品，例如：在电梯、起重机、工业冶金行业，客户会指定要求模块可以国产，但是里面芯片必须要进口（例如：汇川的客户蒂森克虏伯，德国电梯公司）；还有一些特殊工业冶炼，这些芯片频率很高，国内还做不到，就需要外采芯片；

车载外采英飞凌再自己做封装的话，价格拼不过英飞凌；（英飞凌第七代芯片不卖给国内器件厂，只卖四代）；国内来讲， 斯达、士兰微、中车等，不管他们自己宣传第几代，实际上都是对标英飞凌第四代 （沟槽+FS的结构），目前英飞凌最新做到第七代，英飞凌第五代（大功率版第四代）、第六代（高频版第四代）第五和第六代是挤牙膏基于第四代的升级迭代，没有质量飞跃；第七代相对第四代是线径减少（5微米缩小到3微米，减小20%面积），芯片减薄（从120微米减少到80微米，导通压降会更好），性能更好（1200V产品的导通压降从1.7V降到1.4V）。而且，英飞凌第七代IGBT是在12寸上做，单颗面积减小，成本可能是第四代的一半。但是，英飞凌在国内销售策略，第七代售价跟第四代差不多，保持大客户年降5%（但是第七代性能比第四代有优势）；国内士兰微、中车、斯达能够量产的都是英飞凌四代、比亚迪4.0对标英飞凌2.5代，5.0对标英飞凌4代；

2018年底，英飞凌推出7代以后因为性能很好，国内士兰微、斯达、宏微当时就朝着第七代产品开发，目前士兰微、斯达有第七代样品出来了，但是离量产有些距离。第七代IGBT的关键设备是离子注入机等，这个设备受到进口限制，目前就国内的华虹、士兰微和积塔半导体有。 士兰微除了英飞凌第七代，还走另一条路子，Follow日本的富士，走RC IGBT（把IGBT和二极管集成到一颗IC用在车上），还没有量产。

Q：斯达IGBT跟华虹的关系和进展如何？

A：斯达跟华虹一直都是又吵又合作。2018年英飞凌缺货的时候，对斯达来讲是个非常好的国产替代机会，斯达采取策略切断小客户专供大客户，在汇川起量（紧急物料快速到货），在汇川那边去年做到2个亿，今年可能做到3个亿；缺货涨价对国产化是很好的机会，但是，华虹当时对斯达做了个不好的事情，当年涨了三次价格，一片wafer从2800涨到3500，所以，2019年斯达后面找海内外的代工厂，包括中芯绍兴、日本的Fab等。所以斯达和华虹都是相爱相杀的状态。

斯达自己规划IDM做的产品，是1700V高压IGBT和SiC的芯片，这块业务在华虹是没有量产的新产品，华虹那边的业务量不会受到影响（12英寸针对斯达1200V以下IGBT）。 但是，从整个功率半导体模式来说，大家都想往IDM转，第一个是实现成本控制提高毛利率，扩大份额。第二个是产品工艺能力，斯达往A级车推广不利，主要就是因为受限于Fabless模式，追求质量和可靠性，未来还是要走IDM模式。

Q：士兰微、斯达半导体的12寸IGBT的下游应用有区别吗？

A： 目前国内12英寸主要是让厂家成本降低，但是做得产品其实一样。 12寸晶圆工艺更难控制，晶圆翘曲更大，更容易裂片，尤其是减薄以后的离子注入，工艺更难控制。 士兰微、斯达在12寸做IGBT，主要还是对标英飞凌第四代产品，厚度120微米。如果做到对标英飞凌的第七代，要减薄到80微米，更容易翘曲和裂开。 士兰微、斯达12寸IGBT产品主要用在工业场景，英飞凌12英寸在2016、2017年出来，首先切入工业产线，后面再慢慢切入车规，因为车规变更产线所有车规等级需要重新认证。

Q：电动车里面IGBT的价值量？

A：电控是电动车里面IGBT价值量最大头；

（1）物流车： 用第一代封装技术，一般使用1200V 450A模块，属于半桥模块，单个模块价格300元（中车报价280），一辆车电控系统要用三个，单车价值量1000元；

（2）大巴车： 目前用物流车一样的封装方案（第一代）；但是不同等级大巴功率也不一样，8米大巴用1200V 600A；大巴一般是四驱，前后各有一个电控，一个电控用3个模块，总共要用6个模块，单个价格450-500，单车价值量3000元左右；10米大巴功率等级更高用1200V 800A，一个模块600块，也用6个，单车价值量3600元左右。

（3）A00级（小车）： 用80KW以下，使用第二代封装（HP1模块），模块英飞凌900左右（斯达报价600）。

（4）A级车以上： 15万左右车型用单电控方案，用第二代直接水冷的HP Drive模块，英飞凌报价从2000-1300元（斯达1000元）；20-30万一般是四驱，前后各有一个电机，进口2600（国产2000）；高级车型：蔚来ES8（硅基电控单个160-180KW，后驱需要240KW），前驱一个，后驱并联用两个模块；所以共需要三个，合计3000-3900元。

（5）车上OBC： 6.6kW慢充用IGBT单管，20多颗分立器件，总体成本300元以下；

（6）车载空调： 4kW左右用IPM第一类封装，价值量100元以内；

（7）电子助力转向， 功率在15-20kW，主要用的75A模块，价值量200元以内；

（8）充电桩 ：慢充20kW以内用半桥工业IGBT，200元以内。未来的话要做到超级快充100KW以上，越大功率去做会采用SiC方案，成本成倍增加，可能到1000元以上；

Q：国内SiC主要企业优劣势？

A：国内SiC产业链不完整。做晶圆这块国内能够量产的是碳化硅二极管， SiC二极管已经量产的是三安光电、瑞能、泰科天润。 士兰和华润目前的进度还没有量产（还在建设产线）；

SiC MOS的IDM模式要等更久，相对更快的反而是Fabless企业， 瞻芯、瀚薪等fabless，找台湾的汉磊代工，开始有些碳化硅MOS在OBC和电源上面量产了， 主要因为国内Fab厂商不成熟（栅氧化层、芯片减薄还不成熟），相对海外厂商工艺更好，国内落后三年以上。海外的罗姆已经在做沟槽型SiC MOS的第三代了，ST的SiC都在特斯拉车上量产了；

SiC应用来讲，整个全球市场6-7亿美金，成本太高所以应用行业主要分两个：

第一个、是高频高效的场景，如光伏、高端通信电源， 采用SiC二极管而不是SiC MOSFET，可以降低成本； 把跟IGBT并联的硅基二极管换成SiC二极管，可以提升效率兼顾成本；

第二块、就是车载， （1）OBC强调充电效率（超过12KW、22KW）的高端车型，已经开始批量采用SiC MOSFET，因为碳化硅充电效率比较高，充电快又剩电；（2）车载主驱逆变的话主要用在高端车型，保时捷Taycan、蔚来ET7，效率比较高可以提升续航，功率密度比较高；20-30万中段车型主要是 Tesla model 3 和比亚迪汉在用SiC MOS模块，因为特斯拉、比亚迪是垂直一体化的整车厂（做电控、做电池、又做整车），所以可以清楚知道效能提升的幅度；

相对来说，其他车企是分工的，模块厂也讲不清楚用了SiC的收益具体有多少（如节省电池成本），而且IGBT模块的价格也在降低成本。 虽然SiC可以提高续航，但是SiC节省温高的优点还没发挥，节省温高可以把散热系统做小，优势才会提升。 目前特斯拉SiC模块成本在5000元，是国产硅基IGBT的1300-1500元5-8倍区间，所以国产车企还在观望；但是，预计到2023年SiC成本有希望缩减到硅基IGBT的3倍差距，整车厂看到更多收益以后才会推动去用SiC。

Q：比亚迪的SiC采购谁的

A：比亚迪采购Cree模块； 英飞凌主要是推动IGBT7，没有积极推SiC；因为推SiC会革自己硅基产品的命。目前积极推广碳化硅的是罗姆、科瑞（全球衬底占比80%-90%）；

Q：工控、光伏领域里面，国产IGBT厂商的进展

A：以汇川为例，会要求至少两家供应商，工控里面一个用斯达，另一个宏微（汇川是宏微股东）；目前上量比较多的就是斯达； （1）斯达 的IGBT去年2个亿，今年采用规模可能达3亿以上（整个IGBT采购额约15亿）； （2）宏微 的IGBT芯片和封装在厂内出现过重大事故，质量问题比较大，导致量上不去，去年3000-4000万；伺服方面去年缺货，小功率IPM引入了士兰微， （3）士兰微随着小批量上量，后面工控模块也有机会对士兰微进行质量验证；

Q：汇川使用士兰微的情况怎么样？

A： 目前还是可以的，去年口罩机上量，用了士兰微的IPM模块，以前用ST的IPM模块。目前，士兰微的失效率保持3/1000以内，后面考虑对士兰微模块产品上量（因为我们模块采购额一直在提升，只有两个国产企业供应不来）。 汇川内部有零部件的国产化率目标，工业产品设定2022年达到60%的国产化率，英威腾定的2022年80%，所以国产功率企业还是有很大空间去做。

Q：汇川给士兰微的体量

A：如果对标国产化率目标， 今年采购15亿，60%国产化率就是9个亿的产品国产化，2-3家份额分一下。（可能斯达4个亿；宏微、士兰微各自2-3个亿；） 具体看他们做得水平

Q：SiC二极管在光伏采用情况？

A：光伏里面也有IGBT模块，IGBT会并联二极管，现在是用SiC二极管替代IGBT里面的硅基FRD，SiC可以大幅减少开关损耗，提升光伏逆变器的效率。所以换成SiC二极管可以少量成本增加，换取大量效益； 国产SiC二极管主要用在通信站点、大型UPS里面；目前在光伏里面的IGBT模块还是海外垄断，所以里面的SiC二极管还是海外为主， 未来如果斯达、宏微开发碳化硅模块，也会考虑国产化的。

Q：华润微、新洁能、扬杰、捷捷这些的IGBT实力？

A：这里面比较领先的是华润微；（1）华润微在2018年左右开始做IGBT，今年有1、2个亿左右收入主要是单管产品，应该还没有模块；（2）新洁能是纯Fabless，没有自己的Fab和模块工厂，要做到工业和车规比较难（汇川不会考虑导入），可能就是做消费级或是白电这种应用。（3）捷捷、扬杰有些SiC二极管样品，实际没多少销售额，IGBT产品市场上还看不太到，主要用在相对低端的工控，像焊机，高端工业类应用看不到；比亚迪其实也是，工业也主要在焊机、电磁炉，往高端工业走还是需要个积累过程。

Q：比亚迪半导体其他产品的实力？

A：之前是芯片代数有差距，所以一直上不了量，毛利率也比较低，比如工业领域外销就5000万（比不过国内任何IGBT企业），用在变焊机等。所以关键是， 看比亚迪今年能不能把沟槽型的芯片推广到变频器厂等高端工业领域以及车载的外部客户突破 。如果今年外销还是只有4-5000万的话，那么说明他的芯片还是没有升级。

Q：吉利的人说士兰微的产品迭代很快，是国内最接近英飞凌的，怎么评价？

A：这个确实是这样，自己有fab厂三个月就能迭代一个版本，没有fab厂要六个月。 士兰微750V芯片能对标英飞凌，做到160-180kW的功率。他的饱和压降确实是国内最低的，目前他最大的劣势在于做车规比较晚，基本是零数据，需要这两年车载市场爆发背景下，在A00级别（零跑采用了，但是属于小批量，功率80KW以内，寿命要求也低一些；）和物流车上面发货来取得质量数据， 国内的车厂后面可能用他的产品 。（借鉴中车走过的路，除了性能还要有质量的积累） 。

Q：士兰微IPM起量的情况？

A： 国内市场主要针对白电的变频模块，国内一年6-7亿只；单价按照12-13元/个去算，国内70-80亿规模， 这块价格和毛利率比较低一些，国内主要是士兰微和吉林华微在做，斯达也开始设计但是量不大一年才几千万，所以， 士兰微是目前最大的，目前导入了格力、美的，量很大，今年有可能做到8个亿以上，是国产化的过程，把安森美替代掉 （一旦导入了就有很大机会可以上量）；但是，这块IPM毛利率不会太高。要提毛利率的话还是要做工业和车规级（斯达毛利率40%以上就是因为只做工控和 汽车 等级，风电，碳化硅这些都是毛利率50%以上的）

Q：士兰微12英寸的情况？

A：去年底开始量产，士兰微12英寸前期跑MOS产品，公司去年工业1200V的IGBT做了一个亿，今年能做2-3亿；目前MOS能做到收入10亿。

1、硅的重要来源：沙子

作为半导体材料，使用得最多的就是硅元素，其在地球表面的元素中储量仅次于氧，含硅量在27.72%，其主要表现形式就是沙子（主要成分为二氧化硅），沙子里面就含有相当量的硅。因此硅作为IC制作的原材料最合适不过，想想看地球上有几个浩瀚无垠的沙漠，来源既便宜又方便。

2、硅熔炼、提纯

不过实际在IC产业中使用的硅纯度要求必须高达99.999999999%。目前主要通过将二氧化硅与焦煤在1600-1800℃中，将二氧化硅还原成纯度为98%的冶金级单质硅，紧接着使用氯化氢提纯出99.99%的多晶硅。虽然此时的硅纯度已经很高，但是其内部混乱的晶体结构并不适合半导体的制作，还需要经过进一步提纯、形成固定一致形态的单晶硅。

3、制备单晶硅锭

单晶的意思是指原子在三维空间中呈现规则有序的排列结构，而单晶硅拥有“金刚石结构”，每个晶胞含有8个原子，其晶体结构十分稳定。

单晶硅的“金刚石”结构

通常单晶硅锭都是采用直拉法制备，在仍是液体状态的硅中加入一个籽晶，提供晶体生长的中心，通过适当的温度控制，就开始慢慢将晶体向上提升并且逐渐增大拉速，上升同时以一定速度绕提升轴旋转，以便将硅锭控制在所需直径内。结束时，只要提升单晶硅炉温度，硅锭就会自动形成一个锥形尾部，制备就完成了，一次性产出的IC芯片更多。

制备好的单晶硅锭直径约在300mm左右，重约100kg。而目前全球范围内都在生产直径12寸的硅圆片，硅圆片尺寸越大，效益越高。

4、硅锭切片

将制备好的单晶硅锭一头一尾切削掉，并且对其直径修整至目标直径，同时使用金刚石锯把硅锭切割成一片片厚薄均匀的晶圆（1mm）。有时候为了定出硅圆片的晶体学取向，并适应IC制作过程中的装卸需要，会在硅锭边缘切割出“取向平面”或“缺口”标记。

5、研磨硅圆片

切割后的晶圆其表面依然是不光滑的，需要经过仔细的研磨，减少切割时造成的表面凹凸不平，期间会用到特殊的化学液体清洗晶圆表面，最后进行抛光研磨处理，还可以在进行热处理，在硅圆片表面成为“无缺陷层”。一块块亮晶晶的硅圆片就这样被制作出来，装入特制固定盒中密封包装。

制作完成的硅圆片

通常半导体IC厂商是不会自行生产这种晶圆，通常都是直接从硅圆片厂中直接采购回来进行后续生产。

前工程——制作带有电路的芯片

6、涂抹光刻胶

买回来的硅圆片经过检查无破损后即可投入生产线上，前期可能还有各种成膜工艺，然后就进入到涂抹光刻胶环节。微影光刻工艺是一种图形影印技术，也是集成电路制造工艺中一项关键工艺。首先将光刻胶（感光性树脂）滴在硅晶圆片上，通过高速旋转均匀涂抹成光刻胶薄膜，并施加以适当的温度固化光刻胶薄膜。

光刻胶是一种对光线、温度、湿度十分敏感的材料，可以在光照后发生化学性质的改变，这是整个工艺的基础。

7、紫外线曝光

就单项技术工艺来说，光刻工艺环节是最为复杂的，成本最为高昂的。因为光刻模板、透镜、光源共同决定了“印”在光刻胶上晶体管的尺寸大小。

将涂好光刻胶的晶圆放入步进重复曝光机的曝光装置中进行掩模图形的“复制”。掩模中有预先设计好的电路图案，紫外线透过掩模经过特制透镜折射后，在光刻胶层上形成掩模中的电路图案。一般来说在晶圆上得到的电路图案是掩模上的图案1/10、1/5、1/4，因此步进重复曝光机也称为“缩小投影曝光装置”。

一般来说，决定步进重复曝光机性能有两大要素：一个是光的波长，另一个是透镜的数值孔径。如果想要缩小晶圆上的晶体管尺寸，就需要寻找能合理使用的波长更短的光（EUV，极紫外线）和数值孔径更大的透镜(受透镜材质影响，有极限值）。

目前最先进的ASML公司 TWINSCAN NXE:3300B

8、溶解部分光刻胶

对曝光后的晶圆进行显影处理。以正光刻胶为例，喷射强碱性显影液后，经紫外光照射的光刻胶会发生化学反应，在碱溶液作用下发生化学反应，溶解于显影液中，而未被照射到的光刻胶图形则会完整保留。显影完毕后，要对晶圆表面的进行冲洗，送入烘箱进行热处理，蒸发水分以及固化光刻胶。

9、蚀刻

将晶圆浸入内含蚀刻药剂的特制刻蚀槽内，可以溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不需要蚀刻的部分。期间施加超声振动，加速去除晶圆表面附着的杂质，防止刻蚀产物在晶圆表面停留造成刻蚀不均匀。

10、清除光刻胶

通过氧等离子体对光刻胶进行灰化处理，去除所有光刻胶。此时就可以完成第一层设计好的电路图案。

11、重复第6-8步

由于现在的晶体管已经3D FinFET设计，不可能一次性就能制作出所需的图形，需要重复第6-8步进行处理，中间还会有各种成膜工艺（绝缘膜、金属膜）参与到其中，以获得最终的3D晶体管。

12、离子注入

在特定的区域，有意识地导入特定杂质的过程称为“杂质扩散”。通过杂质扩散可以控制导电类型（P结、N结）之外，还可以用来控制杂质浓度以及分布。

现在一般采用离子注入法进行杂质扩散，在离子注入机中，将需要掺杂的导电性杂质导入电弧室，通过放电使其离子化，经过电场加速后，将数十到数千keV能量的离子束由晶圆表面注入。离子注入完毕后的晶圆还需要经过热处理，一方面利用热扩散原理进一步将杂质“压入”硅中，另一方面恢复晶格完整性，活化杂质电气特性。

离子注入法具有加工温度低，可均匀、大面积注入杂质，易于控制等优点，因此成为超大规模集成电路中不可缺少的工艺。

10、再次清除光刻胶

完成离子注入后，可以清除掉选择性掺杂残留下来的光刻胶掩模。此时，单晶硅内部一小部分硅原子已经被替换成“杂质”元素，从而产生可自由电子或空穴。

左：硅原子结构；中：掺杂砷，多出自由电子；右：掺杂硼，形成电子空穴

11、绝缘层处理

此时晶体管雏形已经基本完成，利用气相沉积法，在硅晶圆表面全面地沉积一层氧化硅膜，形成绝缘层。同样利用光刻掩模技术在层间绝缘膜上开孔，以便引出导体电极。

12、淀铜层

利用溅射沉积法，在晶圆整个表面上沉积布线用的铜层，继续使用光刻掩模技术对铜层进行雕刻，形成场效应管的源极、漏极、栅极。最后在整个晶圆表面沉积一层绝缘层以保护晶体管。

13、构建晶体管之间连接电路

经过漫长的工艺，数以十亿计的晶体管已经制作完成。剩下的就是如何将这些晶体管连接起来的问题了。同样是先形成一层铜层，然后光刻掩模、蚀刻开孔等精细 *** 作，再沉积下一层铜层。。。。。。这样的工序反复进行多次，这要视乎芯片的晶体管规模、复制程度而定。最终形成极其复杂的多层连接电路网络。

由于现在IC包含各种精细化的元件以及庞大的互联电路，结构非常复杂，实际电路层数已经高达30层，表面各种凹凸不平越来越多，高低差异很大，因此开发出CMP化学机械抛光技术。每完成一层电路就进行CMP磨平。

另外为了顺利完成多层Cu立体化布线，开发出大马士革法新的布线方式，镀上阻挡金属层后，整体溅镀Cu膜，再利用CMP将布线之外的Cu和阻挡金属层去除干净，形成所需布线。

大马士革法多层布线

芯片电路到此已经基本完成，其中经历几百道不同工艺加工，而且全部都是基于精细化 *** 作，任何一个地方出错都会导致整片晶圆报废，在100多平方毫米的晶圆上制造出数十亿个晶体管，是人类有文明以来的所有智慧的结晶。

后工程——从划片到成品销售

14、晶圆级测试

前工程与后工程之间，夹着一个Good-Chip/Wafer检测工程，简称G/W检测。目的在于检测每一块晶圆上制造的一个个芯片是否合格。通常会使用探针与IC的电极焊盘接触进行检测，传输预先编订的输入信号，检测IC输出端的信号是否正常，以此确认芯片是否合格。

由于目前IC制造广泛采用冗余度设计，即便是“不合格”芯片，也可以采用冗余单元置换成合格品，只需要使用激光切断预先设计好的熔断器即可。当然，芯片有着无法挽回的严重问题，将会被标记上丢弃标签。

15、晶圆切片、外观检查

IC内核在晶圆上制作完成并通过检测后后，就进入了划片阶段。划片使用的划刀是粘附有金刚石颗粒的极薄的圆片刀，其厚度仅为人类头发的1/3。将晶圆上的每一个IC芯片切划下来，形成一个内核Die。

裂片完成后还会对芯片进行外观检查，一旦有破损和伤痕就会抛弃，前期G/W检查时发现的瑕疵品也将一并去除。

未裂片的一个个CPU内核

16、装片

芯片进行检测完成后只能算是一个半成品，因为不能被消费者直接使用。还需要经过装片作业，将内核装配固定到基片电路上。装片作业全程由于计算机控制的自动固晶机进行精细化 *** 作。

17、封装

装片作业仅仅是完成了芯片的固定，还未实现电气的连接，因此还需要与封装基板上的触点结合。现在通常使用倒装片形式，即有触点的正面朝下，并预先用焊料形成凸点，使得凸点与相应的焊盘对准，通过热回流焊或超声压焊进行连接。

封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片，还可以增强导热性能的作用。目前像Intel近些年都采用LGA封装，在核心与封装基板上的触点连接后，在核心涂抹散热硅脂或者填充钎焊材料，最后封装上金属外壳，增大核心散热面积，保护芯片免受散热器直接挤压。

至此，一颗完整的CPU处理器就诞生了。

18、等级测试

CPU制造完成后，还会进行一次全面的测试。测试出每一颗芯片的稳定频率、功耗、发热，如果发现芯片内部有硬件性缺陷，将会做硬件屏蔽措施，因此划分出不同等级类型CPU，例如Core i7、i5、i3。

19、装箱零售

CPU完成最终的等级划测试后，就会分箱进行包装，进入OEM、零售等渠道。

.本技术涉及半导体技术领域，更具体地，涉及一种晶圆、晶圆制备方法及晶圆切割方法。

背景技术：

2.在诸如三维存储器等超薄芯片的封装工艺中，为了尽量减少封装中磨划或切割工艺对芯片的机械强度的影响，通常会采用sdbg(stealth dicing before grinding，磨削前隐形切割)工艺，先通过隐形切割使晶圆按照切割道的方向裂开后，再对其进行背面磨削工艺，以在去除隐形切割工艺带来的机械损伤的同时，得到预定厚度的芯片。然而，随着三维存储器中堆叠层数的增加，切割道中的超厚金属结构使得晶圆在隐形切割后无法按照指定方向裂开，造成芯片出现裂片、崩边或破损的现象。

3.为解决上述问题，常规的晶圆切割方法通常对晶圆进行多次激光处理，以在其正面形成深槽，便于在后续的隐形切割中，使晶圆按照指定方向裂开。但是，在晶圆正面形成深槽的处理通常会降低芯片的机械强度，并增加了晶圆切割的工艺成本，降低了其生成效率。

4.因而，如何在降低通过切割得到的芯片的裂片、崩边或破损的风险的同时，减少切割工艺对芯片的机械强度的影响、提高晶圆切割的生产效率和产品良率是目前亟待解决的问题。

技术实现要素：

5.本技术提供了一种可至少部分解决相关技术中存在的上述问题的晶圆、晶圆制备方法及晶圆切割方法。

6.本技术一方面提供了一种晶圆，包括：半导体基底；多个芯片，设置于半导体基底上，其中芯片之间通过切割道间隔开；以及预设沟槽，设置于切割道，并沿切割道的方向延伸，其中，预设沟槽在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。

7.在本技术一个实施方式中，预设沟槽的预定深度为芯片高度的10％至50％。

8.在本技术一个实施方式中，预设沟槽的宽度为切割道的宽度的5％至30％。

9.在本技术一个实施方式中，预设沟槽在第一方向的截面形状为v形。

10.在本技术一个实施方式中，预设沟槽的预定深度为5微米至10微米。

11.在本技术一个实施方式中，预设沟槽的宽度为5微米至15微米。

12.在本技术一个实施方式中，所述芯片包括器件结构和器件结构的互连结构，其中器件结构包括有源器件和无源器件中的至少一种。

13.在本技术一个实施方式中，所述有源器件包括三维nand存储器和三维nor存储器中的至少一种。

14.本技术另一方面提供了一种晶圆制备方法，其中晶圆包括半导体基底以及设置于

半导体基底上的多个芯片，芯片之间通过切割道间隔开方法包括：在切割道中形成预设沟槽，其中预设沟槽沿切割道的方向延伸，并在垂直于半导体基底的第一方向的预定深度小于芯片在第一方向的高度。

15.在本技术一个实施方式中，采用激光切割工艺在切割道中的预定区域形成预设沟槽。

16.在本技术一个实施方式中，采用包括紫外激光束或紫光激光束中的至少之一的激光切割工艺在切割道中的预定区域形成预设沟槽。

17.在本技术一个实施方式中，预设沟槽的预定深度为芯片高度的10％至50％。

18.在本技术一个实施方式中，预设沟槽的宽度为切割道的宽度的5％至30％。

19.在本技术一个实施方式中，预设沟槽在第一方向的截面形状为v形。

20.在本技术一个实施方式中，预设沟槽的预定深度为5微米至10微米。

21.在本技术一个实施方式中，预设沟槽的宽度为5微米至15微米。

22.本技术另一方面提供了一种晶圆切割方法，包括：在本技术一方面提供的任一实施方式所述晶圆的、设置有芯片的正面粘贴减薄保护膜；对晶圆的、与正面相对的背面进行第一次减薄处理；采用对于半导体基底具有透过性的波长的激光束，从减薄后的背面，正对预设沟槽照射，以使晶圆沿着预设沟槽形成裂痕；对背面进行第二次减薄处理；以及沿裂痕将晶圆分为多个、独立的子晶圆，其中每个子晶圆可包括至少一个所述芯片。

23.在本技术一个实施方式中，第一次减薄处理和第二次减薄处理均包括：研磨工艺和抛光工艺中的至少之一。

24.在本技术一个实施方式中，在沿裂痕将晶圆分为多个、独立的子晶圆之后，方法还包括：在切割后的晶圆的背面粘贴划片膜，并去除减薄保护膜；以及进行划片膜的冷崩工艺，使得独立的子晶圆之间的间距增大。

25.在本技术一个实施方式中，所述芯片包括器件结构和器件结构的互连结构，其中器件结构包括有源器件和无源器件中的至少一种。

26.在本技术一个实施方式中，所述有源器件包括三维nand存储器和三维nor存储器中的至少一种。

27.根据本技术至少一个实施方式提供的晶圆、晶圆制备方法及晶圆切割方法，通过在晶圆的切割道中形成预设沟槽，可在晶圆正面及其附近形成应力相对薄弱的位置，因而可使隐形切割形成的裂痕更趋向于在应力相对薄弱的位置延展，提高对具有较厚金属层的晶圆中的芯片进行隐形切割的准确性，降低隐形切割中裂痕无序延展的风险，达到控制隐形切割裂痕的延展位置的效果，进而降低通过切割得到的芯片的裂片、崩边或破损的风险。

28.进一步地，由于预设沟槽的深度小于芯片的厚度，因而本技术至少一个实施方式提供的晶圆、晶圆制备方法及晶圆切割方法在提高晶圆切割的生产效率和产品良率的同时，可减少诸如开槽或者切割工艺等对芯片的机械强度的影响。

附图说明

29.通过阅读参照以下附图所作的对非限制性实施例的详细描述，本技术的其它特征、目的和优点将会变得更明显。其中：

30.图1a是根据本技术一个实施方式的设置有预设沟槽的晶圆的俯视结构示意图；

31.图1b是根据本技术一个实施方式的设置有预设沟槽的晶圆中局部区域a处的俯视结构放大示意图；

32.图2是根据本技术一个实施方式的设置有预设沟槽的晶圆的局部区域的剖面示意图；

33.图3是常规晶圆切割工艺中激光开槽的工艺示意图；

34.图4是通过图3所示的常规晶圆切割工艺所形成的芯片中出现热损伤层的电镜照片；

35.图5是根据本技术一个实施方式的晶圆制备方法的流程图；

36.图6是根据本技术一个实施方式的晶圆切割方法的流程图；

37.图7是根据本技术一个实施方式的、在晶圆的设置有芯片的正面形成预设沟槽后的剖面示意图；

38.图8是根据本技术一个实施方式的、对晶圆执行磨削前隐形切割sdbg工艺的剖面示意图；

39.图9是根据本技术一个实施方式的在晶圆沿着预设沟槽形成裂痕后的剖面示意图；以及

40.图10是使用不同切割工艺分别切割晶圆得到的芯片的机械强度分布表。

具体实施方式

41.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。

42.应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区域分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本技术的教导的情况下，本技术中讨论的第一方向也可被称作第二方向，反之亦然。

43.在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。

44.还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

45.除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本技术所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

46.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本技术所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本技术。

47.此外，在本技术中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。

48.图1a是根据本技术一个实施方式的设置有预设沟槽130的晶圆10的俯视结构示意图。图1b是根据本技术一个实施方式的设置有预设沟槽130的晶圆10中局部区域a处的俯视结构放大示意图。图2是根据本技术一个实施方式的设置有预设沟槽130的晶圆10的局部区域的剖面示意图。

49.如图1a、图1b和图2所示，本技术提供了一种晶圆10可包括：半导体基底12、芯片110和预设沟槽130，其中多个芯片110设置于半导体基底12上，多个芯片110彼此之间通过切割道120间隔开，预设沟槽130设置于切割道120中，并沿切割道120的方向延伸。预设沟槽130在垂直于半导体基底12的第一方向(z方向)的预定深度h小于芯片110在第一方向的高度h。

50.具体地，在本技术的一个实施方式中，晶圆10可例如为已经完成晶圆阶段(例如，形成器件结构和器件结构的互连结构的阶段)的加工工艺的晶圆。晶圆10可包括半导体基底12和半导体基底12上阵列排布的芯片110。芯片110可包括器件结构和器件结构的互连结构。器件结构可包括有源器件和无源器件中的至少一种。有源器件可例如包括mos器件、存储器件或其他半导体器件，其中存储器件可例如包括非易失性存储器或随机存储器等。非易失性存储器可例如包括三维nand存储器和三维nor存储器中的至少一种的浮栅场效应晶体管，或者铁电存储器、相变存储器等。无源器件可例如包括电阻、电容或电感等，器件结构可以为平面型器件或立体器件，其中立体器件可例如为fin-fet(鳍式场效应晶体管)和三维存储器等。

51.如图1a和图1b所示，在本技术的一个实施方式中，设置于半导体基底12上的芯片110可呈阵列排布。作为一种选择，芯片110的阵列可例如呈行列排布，考虑到晶圆10通常为圆形，因此每行或每列上排布的芯片110的数量可能会有所不同。

52.多个芯片110彼此之间可形成切割道120。切割道120为半导体基底12上堆叠有介质材料的区域，该介质材料可例如为形成器件结构过程中沉积的介质材料。进一步地，该介质材料可例如包括覆盖器件结构的第一介质层以及第一介质层之上的第二介质层，其中第二介质层可用于器件结构的互连结构的隔离。同样地，切割道120可例如呈纵、横排布，换言之，在芯片110阵列的行之间以及列之间都设置有切割道120。切割道120上并不用于形成实际的器件，切割道120主要用于晶圆10。

53.如图1b所示，切割道120中形成有预设沟槽130。预设沟槽130与切割道120在平行于半导体基底12的平面中具有相同的延伸方向，换言之，预设沟槽130同样可例如呈纵、横排布，并沿着切割道120的方向延伸至晶圆10的边缘。应当理解的是，本技术的实施方式中，预设沟槽130的排布可根据具体的晶圆切割方法确定，本技术对此不作限制。

54.在本技术的一个实施方式中，预设沟槽130的宽度可例如为预设沟槽130在垂直于切割道120的延伸方向的第二方向的两端之间的距离。切割道120的宽度可例如为切割道

120在第二方向的两端之间的距离。作为一种选择，预设沟槽130的宽度可例如为切割槽120的宽度的5％至30％。此外，预设沟槽130的宽度还可例如为5微米至15微米。进一步地，还可根据晶圆的结构、制备晶圆所使用的材料以及具体的晶圆切割方法，选择合适的预设沟槽的宽度，本技术对此不作限制。

55.通过将预设沟槽130在平行于半导体基底12的平面中的宽度限

---