• 采用锁相环的时间调整

    图3.24给出了CADILLAC时钟相位调整电路的框图。对于大规模生产测试,可能值得构造这样的电路。对于普通的实验测试,则太麻烦了。电路将总线时钟进行N分频,然后通过一个-频率比较器把它与一个同样经过